PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-265045

(43) Date of publication of application: 15.10.1993

(51)Int.CI.

G02F 1/136 G02F 1/133

G09G 3/36

(21)Application number : 04-064148

(71)Applicant: FUJITSU LTD

(22)Date of filing:

19.03.1992

(72)Inventor: TAKAHARA KAZUHIRO

HARAGUCHI MUNEHIRO YAMAGUCHI TADAHISA

ODA MASAMI


HOSHIYA TAKAYUKI **MURAKAMI HIROSHI** ITOKAZU MASASHI

(54) ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY DEVICE AND ITS DRIVING CIRCUIT

(57)Abstract:

PURPOSE: To provide an active matrix type liquid crystal display device reducing its production cost by reducing the number of data electrode side driving circuits, capable of easily connecting the driving circuit to a panel terminal electrode and improving the yield of connection by constituting the display device of a TFT array.

CONSTITUTION: The active matrix type liquid crystal display device consisting of arraying M × N (M and N are optional positive integers) picture element electrodes like a matrix is constituted of 2N scanning lines 8-1 to 8-2N each of which allocates two lines to one scanning direction display line, M/2 data lines 6-1 to 6-M/2, the 1st TFT gates G1 each of which is connected to a optional data line and one scanning line in each display line, and the 2nd TFT gates G2 each of which is connected to the data line and the other scanning line.



LEGAL STATUS

[Date of request for examination]

07.04.1998

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3091300

[Date of registration]

21.07.2000

[Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-265045

(43)公開日 平成5年(1993)10月15日

(51)Int.Cl. ⁵		識別記号	庁内整理番号	FI	技術表示箇所
G 0 2 F	1/136	500	9018-2K		
	1/133	5 5 0	$7820 - 2 \mathrm{K}$		
G 0 9 G	3/36		7319-5G		

審査請求 未請求 請求項の数35(全 42 頁)

(21)出願番号	特願平4-64148	(71)出願人	000005223
(22)出願日	平成4年(1992)3月19日		富士通株式会社 神奈川県川崎市中原区上小田中1015番地
		(72)発明者	高原 和博
			神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
		(72)発明者	原口 宗広
			神奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
		(72)発明者	山口 忠久
			神奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
		(74)代理人	弁理士 石川 泰男
			最終頁に続く


(54)【発明の名称】 アクティブマトリクス型液晶表示装置及びその駆動回路

(57)【要約】

【目的】 本発明はTFTアレイからなるアクティブマトリクス型液晶表示装置に関し、データ電極側の駆動回路数を減少させることにより低コストを図り、また回路とパネル端子電極の接続が容易で、接続の歩留りを向上させたアクティブマトリクス型液晶表示装置を提供することを目的とする。

【構成】 画素電極を $M\times N$ (M,Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型 液晶表示装置であって、走査方向の1表示ラインに対して2本ずつ割り当てられる2N本の走査ライン $8-1\sim8-2$ Nと、M/2本のデータライン $6-1\sim6-M/2$ と、各表示ラインにおいて、任意のデータラインと一方の走査ラインに接続される第1のTFTゲートG1と、データラインと他方の走査ラインに接続される第2のTFTゲートG2とを有して構成する。

本発明の原理説明図



【特許請求の範囲】

【請求項1】 画素電極をM×N(M, Nは任意の正整 数)のマトリクス状に配置して成るアクティブマトリク ス型液晶表示装置であって、

走査方向の1表示ラインに対して2本ずつ割り当てられ る2N本の走査ライン (8-1~8-2N) と、M/2 本のデータライン(6-1~6-M/2)と、各表示ラ インにおいて、任意のデータラインと一方の走査ライン に接続される第1のTFTゲート(G1)と、前記デー タラインと他方の走査ラインに接続される第2のTFT ゲート(G2)とを有することを特徴とするアクティブ マトリクス型液晶表示装置。

【請求項2】 任意の表示ラインに対する2本の走査ラ イン (8-i及び8-i+1; i=1~2N) は、それ ぞれ時分割で駆動されることを特徴とする請求項1に記 載のアクティブマトリクス型液晶表示装置。

【請求項3】 前記第1のTFTゲート(G1)は走査 方向に対して偶数または奇数番目の画素電極に接続さ れ、前記第2のTFTゲート(G2)は走査方向に対し て奇数または偶数番目の画素電極に接続され、

1 走査ライン分の表示データは、奇数番目の画素電極に 対応した奇数ラインデータと、偶数番目の画素電極に対 応した偶数ラインデータとに分割され、

任意の表示ラインに対する2本の走査ライン(8-i及 び8-i+1)は、1水平走査期間内に時分割に駆動さ れ、前記一方の走査ライン(8-i)の駆動期間中は前 記データライン $(6-1\sim6-M/2)$ に奇数ラインデ ータまたは偶数ラインデータが、前記他方の走査ライン (8-i+1) の駆動期間中は前記データライン (6-i+1) $1 \sim 6 - M/2$)に偶数ラインデータまたは奇数ライン データが印加されることを特徴とする請求項1または2 に記載のアクティブマトリクス型液晶表示装置。

【請求項4】 前記第1のTFTゲート(G1)は走査 方向に対して偶数または奇数番目の画素電極に接続さ れ、前記第2のTFTゲート(G2)は走査方向に対し て奇数または偶数番目の画素電極に接続され、

1走査ライン分の表示データは、奇数番目の画素電極に 対応した奇数ラインデータと、偶数番目の画素電極に対 応した偶数ラインデータとに分割され、

1垂直走査期間を第1の期間及び第2の期間に分け、 前記第1の期間には、前記データライン(6-1~6-M/2) に奇数ラインデータまたは偶数ラインデータが 印加され、各表示ラインに対して一方の走査ライン(8 - i) のみが順に駆動され、前記第2の期間には、前記 データライン $(6-1\sim6-M/2)$ に偶数ラインデー タまたは奇数ラインデータが印加され、各表示ラインに 対して他方の走査ライン (8-i+1) のみが順に駆動 されることを特徴とする請求項1または2に記載のアク ティブマトリクス型液晶表示装置。

【請求項5】 前記画素電極(1 (i, j); i=1~ 50 クス型液晶表示装置の駆動回路。

N, j=1~M) は、赤画素電極(R)、緑画素電極 (G)、或いは青画素電極(B)であって、横方向に赤 画素電極(R)、緑画素電極(G)、及び青画素電極 (B) を順に配列して1カラー画素を構成し、カラー表 示することを特徴とする請求項1、2、3、または4に 記載のアクティブマトリクス型液晶表示装置。

【請求項6】 請求項1、2、3、または5に記載のア クティブマトリクス型液晶表示装置を駆動するアクティ ブマトリクス型液晶表示装置の駆動回路であって、

1 走査ライン分の表示データを、奇数番目の画素電極に 対応した奇数ラインデータと、偶数番目の画素電極に対 応した偶数ラインデータとに分割して出力するデータ処 理回路(15)と、2N本の走査ライン(8-1~8-2N) を駆動する走査電極ドライバ(4)と、M/2本 のデータライン $(6-1\sim6-M/2)$ を駆動するデー タ電極ドライバ (2及び3)と、

任意の表示ラインに対する2本の走査ライン(8-i及 U8-i+1; i=1~2N) を1水平走査期間内に時 分割に駆動するよう前記走査電極ドライバ(4)を制御 し、前記一方の走査ライン(8-i)の駆動期間中は前 記データライン $(6-1\sim6-M/2)$ に奇数ラインデ ータまたは偶数ラインデータを、前記他方の走査ライン (8-i+1) の駆動期間中は前記データライン (6-i+1)1~6-M/2) に偶数ラインデータまたは奇数ライン データを印加するよう前記データ電極ドライバ (2及び 3) を制御する制御手段(16)とを有することを特徴 とするアクティブマトリクス型液晶表示装置の駆動回

【請求項7】 請求項1、2、4、または5に記載のア クティブマトリクス型液晶表示装置を駆動するアクティ ブマトリクス型液晶表示装置の駆動回路であって、

1 走査ライン分の表示データを、奇数番目の画素電極に 対応した奇数ラインデータと、偶数番目の画素電極に対 応した偶数ラインデータとに分割して出力するデータ処 理回路(15)と、2N本の走査ライン(8-1~8-2N) を駆動する走査電極ドライバ(4) と、M/2本 のデータライン($6-1\sim6-M/2$)を駆動するデー タ電極ドライバ (2及び3)と、

1 垂直走査期間を第1の期間及び第2の期間に分け、前 記第1の期間には、前記データライン(6-1~6-M /2) に奇数ラインデータまたは偶数ラインデータを印 加して、各表示ラインに対して一方の走査ライン(8i; i=1~2N) のみを順に駆動し、前記第2の期間 には、前記データライン (6-1~6-M/2) に偶数 ラインデータまたは奇数ラインデータを印加して、各表 示ラインに対して他方の走査ライン(8-i+1)のみ を順に駆動するよう前記データ電極ドライバ (2及び 3) 及び走査電極ドライバ(4) を制御する制御手段 (16) とを有することを特徴とするアクティブマトリ

【請求項8】 画素電極をM×N(M, Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、

走査方向の1表示ラインに対して第1走査ライン(8-1~8-N)及び第2走査ライン(9-1~9-N)の2本ずつが割り当てられる2N本の走査ラインと、M本のデータライン(6-1~6-M)と、各表示ラインにおいて、任意のデータラインと一方の走査ライン(8-i;i=1~N)に接続される第1のTFTゲート(T1)と、前記第1のTFTゲート(T1)と他方の走査 10ライン(9-i)に接続される第2のTFTゲート(T2)とを有することを特徴とするアクティブマトリクス型液晶表示装置。

【請求項9】 前記N本の第1走査ライン(8-1~8-N)及び第2走査ライン(9-1~9-N)は、それぞれN1/2 本ずつのグループに分けられて、各グループは共通接続されることを特徴とする請求項8に記載のアクティブマトリクス型液晶表示装置。

【請求項10】 前記第1走査ライン(8-1~8-N)のグループの1つと前記第2走査ライン(9-1~9-N)のグループの1つが時分割に選択され、前記第1走査ライン(8-i)及び第2走査ライン(9-i)の双方が同時に選択された表示ライン上の画素電極(1(i,j);j=1-M)に表示データを書き込み、線順次走査して表示することを特徴とする請求項9に記載のアクティブマトリクス型液晶表示装置。

【請求項11】 前記画素電極(1(i, j); i=1 \sim N, $j=1\sim$ M) は、赤画素電極(R)、緑画素電極(G)、或いは青画素電極(B)であって、横方向に赤画素電極(R)、緑画素電極(G)、及び青画素電極(B)を順に配列して1カラー画素を構成し、カラー表示することを特徴とする請求項8、9、または10に記載のアクティブマトリクス型液晶表示装置。

【請求項12】 請求項8、9、10、または11に記載のアクティブマトリクス型液晶表示装置を駆動するアクティブマトリクス型液晶表示装置の駆動回路であって、

前記第1走査ライン (8-1~8-N) 或いは第1走査 ラインの各グループを駆動する第1走査電極ドライバ (4) と、前記第2走査ライン (9-1~9-N) 或い 40 は第2走査ラインの各グループを駆動する第2走査電極 ドライバ (5) と、M本のデータライン (6-1~6-M) を駆動するデータ電極ドライバ (2及び3) と、前記第1走査ラインのグループの1つと前記第2走査ラインのグループの1つが時分割に駆動するよう前記第1 走査電極ドライバ (4) 及び第2走査電極ドライバ

(5) を制御し、前記第 1 走査ライン(8-i; i=1 \sim N)及び第 2 走査ライン(9-i)の双方が同時に選択された表示ライン上の画素電極(1 (i, j); $j=1\sim$ M)に表示データを印加するよう前記データ電極ド

ライバ (2及び3) を制御する制御手段 (16) とを有することを特徴とするアクティブマトリクス型液晶表示装置の駆動回路。

【請求項13】 前記共通接続される第1走査ライン $(8-1\sim8-N)$ 及び第2走査ライン $(9-1\sim9-N)$ の各グループの配線は、表示パネル基板上に施されることを特徴とする請求項10、11、または12に記載のアクティブマトリクス型液晶表示装置及びその駆動回路。

【請求項14】 前記共通接続される第1走査ライン $(8-1\sim8-N)$ 及び第2走査ライン $(9-1\sim9-N)$ の各グループの配線は、駆動回路基板上に施される ことを特徴とする請求項10、11、または12に記載のアクティブマトリクス型液晶表示装置及びその駆動回路

【請求項15】 画素電極をM×N(M, Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、

N+1本の走査ライン (8-1~8-N+1) と、M本のデータライン (6-1~6-M) とを有し、

走査方向の第 i 番目 $(i = 1 \sim N)$ の表示ライン上の各画素電極 $(1 (i, j); j = 1 \sim M)$ において、制御端子を第 i 番目の走査ライン (8 - i) に、一方の端子をデータライン (6 - j) に接続した第 1 のTFTゲート (Q1) と、制御端子を第 i+1 番目の走査ライン (8 - i + 1) に、一方の端子を該画素電極 (1 (i, m)

- (8-1+1) に、一方の端子を認画系电優(1(1、 j))に、他方の端子を前記第1のTFTゲート(Q
- 1) の他方の端子に接続した第2のTFTゲート(Q
- 2)とを有することを特徴とするアクティブマトリクス70 型液晶表示装置。

【請求項16】 前記画素電極(1(i,j); i=1 ~N, j=1~M)は、赤画素電極(R)、緑画素電極(G)、或いは青画素電極(B)であって、横方向に赤画素電極(R)、緑画素電極(G)、及び青画素電極(B)を順に配列」で1カラー画素を構成し、カラー表

(B) を順に配列して1カラー画素を構成し、カラー表示することを特徴とする請求項15に記載のアクティブマトリクス型液晶表示装置。

【請求項17】 請求項15または16に記載のアクティブマトリクス型液晶表示装置を駆動するアクティブマ トリクス型液晶表示装置の駆動回路であって、

K(K < N+1) 個のドライバ出力を備えて前記走査ライン $(8-1 \sim 8-N+1)$ を駆動する走査電極ドライバ (4) と、M本のデータライン $(6-1 \sim 6-M)$ を駆動するデータ電極ドライバ (2) と、

前記第 i 番目 $(i=1\sim N)$ の走査ライン (8-i) 及 び第 i+1 番目の走査ライン (8-i+1) の双方が同時に選択された第 i 番目の表示ライン上の画素電極 (1 (i,j); $j=1\sim M$) に表示データを印加するよう前記データ電極ドライバ (2) を制御する制御手段 (1 6) とを有することを特徴とするアクティブマトリクス

50

型液晶表示装置の駆動回路。

【請求項18】 前記走査電極ドライバ (4) は、2 L (2 L = K < N + 1) 個のドライバ出力 (O 1, E 1, O 2, E 2, …, O L, E L) を備え、前記走査ライン (8 - 1 ~ 8 - N + 1) の奇数番目に対しては、前記ドライバ出力の奇数番目の出力 (O 1, O 2, …, O L) を順に接続し、前記走査ライン (8 - 1 ~ 8 - N + 1) の偶数番目に対しては、前記ドライバ出力の偶数番目の出力 (E 1, E 2, …, E L) を 1 周期毎に 2 つずらしながら (E 1, E 2, …, E L, E 3, …, E L, E 5, …) 接続することを特徴とする請求項 1 7 に記載のアクティブマトリクス型液晶表示装置の駆動回路。

【請求項19】 前記走査電極ドライバ(4)は、2L+1 (2L+1=K<N+1) 個のドライバ出力を備え、前記走査ライン(8-1~8-N+1) に対して、第i番目(i=1~N)の走査ライン(8-i)及び第i+1番目の走査ライン(8-i)に2L+1個のドライバ出力から異なる2出力の組み合わせ((2L+1)×2L/2個)の内、1つずつが接続されることを特徴とする請求項17に記載のアクティブマトリクス型 20液晶表示装置の駆動回路。

【請求項20】 画素電極をM×N(M, Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、

N+1本の走査ライン (8-1~8-N+1) と、M/2本のデータライン (6-1~6-M/2) とを有し、走査方向の第 i 番目 (i=1~N) の表示ライン上の奇数番目の各画素電極 (1 (i, k); k=1~Mの奇数) において、制御端子を第 i 番目の走査ライン (8-i)に、一方の端子をデータライン (6-j; j は k/302+1以下の最大の整数) に接続した第1のTFTゲート (P1) と、制御端子を第 i +1番目の走査ライン (8-i+1)に、一方の端子を該画素電極 (1 (i, k))に、他方の端子を前記第1のTFTゲート (P1) の他方の端子に接続した第2のTFTゲート (P2)とを有し、

走査方向の第i番目の表示ライン上の偶数番目の各画素電極(1 (i, k+1))において、制御端子を第i番目の走査ライン (8-i)に、一方の端子を該画素電極 (1 (i, k+1))に、他方の端子をデータライン (6-j)に接続した第3のTFTゲート (P3)を有することを特徴とするアクティブマトリクス型液晶表示装置。

【請求項21】 画素電極をM×N(M, Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、

N+1本の走査ライン $(8-1\sim8-N+1)$ と、M/2+1本のデータライン $(6-1\sim6-M/2+1)$ とを有し、

走査方向の第i番目 (i=1~N) の表示ライン上の偶

6

数番目の各画素電極(1(i, h); $h=1\sim M$ の偶数)において、制御端子を第 i 番目の走査ライン(8-i)に、一方の端子をデータライン(6-j; j=h/2+1)に接続した第1のTFTゲート(P1)と、制御端子を第 i+1 番目の走査ライン(8-i+1)に、一方の端子を該画素電極(1(i, h))に、他方の端子を前記第1のTFTゲート(P1)の他方の端子に接続した第2のTFTゲート(P2)とを有し、

走査方向の第 i 番目の表示ライン上の奇数番目の各画素電極 (1 (i, h+1)) において、制御端子を第 i 番目の走査ライン (8-i) に、一方の端子を該画素電極 (1 (i, h+1)) に、他方の端子をデータライン (6-j) に接続した第 3 の T F T ゲート (P3) を有することを特徴とするアクティブマトリクス型液晶表示 装置

【請求項22】 画素電極をM×N(M, Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、

N+1本の走査ライン $(8-1 \sim 8-N+1)$ と、M/2本のデータライン $(6-1 \sim 6-M/2)$ とを有し、走査方向の第 i 番目 $(i=1 \sim N)$ の表示ライン上の奇数番目の各画素電極 $(1 (i, k); k=1 \sim M$ の奇数) において、制御端子を第 i+1 番目の走査ライン (8-i+1) に、一方の端子を該画素電極 (1 (i, k)) に接続した第2のTFTゲート (P2) と、制御端子を第 i+2 番目の走査ライン (8-i+2) に、一方の端子をデータライン (6-j; j t k/2+1 以下の最大の整数) に、他方の端子を前記第2のTFTゲート <math>(P2) の他方の端子に接続した第1のTFTゲート (P1) とを有し、

走査方向の第 i 番目の表示ライン上の偶数番目の各画素電極 (1 (i, k+1)) において、制御端子を第 i 番目の走査ライン (8-i) に、一方の端子を該画素電極 (1 (i, k+1)) に、他方の端子をデータライン (6-j) に接続した第3のTFTゲート (P3) を有することを特徴とするアクティブマトリクス型液晶表示装置。

【請求項23】 画素電極をM×N(M, Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、

N+1本の走査ライン $(8-1\sim8-N+1)$ と、M/2+1本のデータライン $(6-1\sim6-M/2+1)$ とを有し、

走査方向の第i番目(i=1~N)の表示ライン上の偶数番目の各画素電極(1(i,h);h=1~Mの偶数)において、制御端子を第i+1番目の走査ライン(8-i+1)に、一方の端子を該画素電極(1(i,h))に接続した第2のTFTゲート(P2)と、制御端子を第i+2番目の走査ライン(8-i+2)に、一方の端子をデータライン(6-j;j=h/2+1)

に、他方の端子を前記第2のTFTゲート(P2)の他 方の端子に接続した第1のTFTゲート(P1)とを有

走査方向の第 i 番目の表示ライン上の偶数番目の各画素 電極(1 (i, h+11))において、制御端子を第 i 番目の走査ライン(8-i)に、一方の端子を該画素電 極(1 (i, h+1))に、他方の端子をデータライン (6-j)に接続した第3のTFTゲート(P3)を有 することを特徴とするアクティブマトリクス型液晶表示 装置。

【請求項24】 前記第1のTFTトランジスタ (P1) または第2のTFTトランジスタ (P2) は、走査ライン (8-i) 上に構成されることを特徴とする請求項20、21、22、または23に記載のアクティブマトリクス型液晶表示装置。

【請求項25】 前記第3のTFTトランジスタ(P3)と該画素電極(1(i,k+1)または1(i,h+1))の間に、制御端子を第i番目の走査ライン(8ーi)に接続した第4のTFTゲート(P4)を有することを特徴とする請求項20、21、21、23、または24に記載のアクティブマトリクス型液晶表示装置。【請求項26】 前記画素電極(1(i,j);i=1~N,j=1~M)は、赤画素電極(R)、緑画素電極(G)、或いは青画素電極(B)であって、横方向に赤画素電極(R)、緑画素電極(B)を順に配列して1カラー画素を構成し、カラー表示することを特徴とする請求項20、21、22、23、24、または25に記載のアクティブマトリクス型

【請求項27】 請求項20、21、22、23、2 4、25、または26に記載のアクティブマトリクス型 液晶表示装置を駆動するアクティブマトリクス型液晶表 示装置の駆動回路であって、

液晶表示装置。

前記走査ライン $(8-1\sim8-N+1)$ を駆動する走査 電極ドライバ (4) と、前記M/2またはM/2+1本 のデータライン $(6-1\sim6-M/2$ または6-M/2+1)を駆動するデータ電極ドライバ (2) と、

所定のタイミングで、前記第 i 番目の走査ライン (8-i) 及び第 i + 1 番目の走査ライン (8-i+1) に選択電圧を印加し、次のタイミングで、前記第 i 番目の走 40 査ライン (8-i) に選択電圧を、前記第 i + 1 番目の走査ライン (8-i) に非選択電圧をそれぞれ印加し、更に次のタイミングで、前記第 i 番目の走査ライン (8-i) に非選択電圧を印加するという一連の動作を、i の昇順に繰り返すよう前記走査電極ドライバ

(4)を制御する制御手段(16)とを有することを特 徴とするアクティブマトリクス型液晶表示装置の駆動回 路。

【請求項28】 前記走査電極ドライバ(4)は、前記 制御手段(16)の制御の下、当該走査電極ドライバ (4) の選択電圧入力の切り換え、またはイネーブル制

(8-i) を強制的に非選択電圧にするシフトレジスタを有することを特徴とする請求項27に記載のアクティブマトリクス型液晶表示装置の駆動回路。

御により、前記偶数番目或いは奇数番目の走査ライン

【請求項29】 画素電極をM×2Nまたは2N+1 (M, Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、

3 Nまたは3 N + 2本の走査ライン($8-1\sim8-3$ N 10 または3 N + 2)と、M / 2 またはM / 2+1 本のデータライン($6-1\sim6-M$ / 2 またはM / 2+1)とを有し、

走査方向の第i番目の表示ライン上の奇数番目または偶数番目の各画素電極(1(i, k)または1(i,

h))において、制御端子を第x+1番目の走査ライン (8-x+1) に、一方の端子を該画素電極 (1 (i, k)または1 (i, h))に、他方の端子を前記第1の TFTゲート (F1) の一方の端子に接続した第2のTFTゲート (F2) と、

30 走査方向の第i+1番目の表示ライン上の偶数番目また は奇数番目の各画素電極(1 (i+1, k+1) または 1 (i+1, h+1))において、制御端子を第x+2 番目の走査ライン(8-x+2)に、一方の端子を該画 素電極(1 (i+1, k+1) または1 (i+1, h+ 1))に、他方の端子をデータライン(6-j)に接続 した第3のTFTゲート(F3)と、

走査方向の第i+1番目の表示ライン上の奇数番目また は偶数番目の各画素電極 (1 (i+1, k) または1

 (i+1, h))において、制御端子を第x+1番目の 走査ライン(8-x+1)に、一方の端子を該画素電極 (1 (i+1, k) または1 (i+1, h))に、他方 の端子を前記第3のTFTゲート(F3)の一方の端子 に接続した第4のTFTゲート(F4)とを有すること を特徴とするアクティブマトリクス型液晶表示装置。

【請求項30】 画素電極を $M \times 2$ Nまたは2 N + 1 (M, Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、 3 Nまたは3 N + 2 本の走査ライン($8-1\sim8-3$ N または3 N + 2)と、M/2 またはM/2+1 本のデー 9 ライン($6-1\sim6-M/2$ またはM/2+1)とを

有し、

走査方向の第i番目 (i=1~2Nまたは2N+1の奇 数) の表示ライン上の偶数番目または奇数番目の各画素 電極 (1 (i, k+1) または1 (i, h+1); k= $1 \sim M$ の奇数、 $h = 1 \sim M$ の偶数) において、制御端子 を第x番目の走査ライン(8-x; xは3i/2以下の 最大の整数) に、一方の端子を該画素電極(1 (i, k +1) または1(i, h+1)) に、他方の端子をデー タライン (6-j;jkk/2+1以下の最大の整数、またはj = h/2 + 1) に接続した第1のTFTゲート (F1) と、

走査方向の第i番目の表示ライン上の奇数番目または偶 数番目の各画素電極 (1 (i, k) または1 (i,

h)) において、制御端子を第x+1番目の走査ライン (8-x+1) に、一方の端子を該画素電極(1(i, k) または1 (i, h)) に、他方の端子を前記第1の TFTゲート(F1)の一方の端子に接続した第2のT FTゲート(F2)と、

走査方向の第 i + 1 番目の表示ライン上の偶数番目また は奇数番目の各画素電極 (1 (i+1, k+1) または 1 (i+1, h+1)) において、制御端子を第x+1 番目の走査ライン (8-x+1) に、一方の端子を該画 素電極 (1 (i+1, k+1) または1 (i+1, h+ 1)) に、他方の端子をデータライン(6-j) に接続 した第3のTFTゲート(F3)と、

走査方向の第 i + 1 番目の表示ライン上の奇数番目また は偶数番目の各画素電極 (1 (i+1, k) または1 (i+1, h)) において、制御端子を第x+2番目の 走査ライン (8-x+2) に、一方の端子を該画素電極 (1 (i+1, k) または1 (i+1, h)) に、他方 30 の端子を前記第3のTFTゲート (F3) の一方の端子 に接続した第4のTFTゲート(F4)とを有すること

を特徴とするアクティブマトリクス型液晶表示装置。

(M, Nは任意の正整数) のマトリクス上に配置して成 るアクティブマトリクス型液晶表示装置であって、 3Nまたは3N+2本の走査ライン(8-1~8-3N または3N+2)と、M/2本のデータライン(6-1

~6-M/2) とを有し、

数)の表示ライン上の奇数番目の各画素電極(1 (i, k) ; $k=1\sim M$ の奇数) において、制御端子を第x番 目の走査ライン (8-x; x は 3 i / 2以下の最大の整 数)に、一方の端子を該画素電極(1 (i, k))に、 他方の端子をデータライン (6-j;jはk/2+1以 下の最大の整数) に接続した第1のTFTゲート (F 1) と、

走査方向の第i番目の表示ライン上の偶数番目の各画素 電極 (1 (i, k+1)) において、制御端子を第x+ 1番目の走査ライン (8-x+1) に、一方の端子を該 50 は、複数個のTFTゲートを並列接続して構成されるこ

10

画素電極(1 (i, k+1))に、他方の端子を前記奇 数番目の画素電極(1(i,k))に接続した第2のT FTゲート (F2) と、

走査方向の第i+1番目の表示ライン上の奇数番目の各 画素電極 (1 (i+1, k)) において、制御端子を第 x+2番目の走査ライン(8-x+2)に、一方の端子を該画素電極(1 (i+1, k))に、他方の端子をデ ータライン (6-j) に接続した第3のTFTゲート (F3) と、

走査方向の第 i + 1 番目の表示ライン上の偶数番目の各 画素電極 (1 (i+1, k+1)) において、制御端子 を第x+1番目の走査ライン(8-x+1)に、一方の 端子を該画素電極(1(i+1, k))に接続した第4 のTFTゲート (F4) とを有することを特徴とするア クティブマトリクス型液晶表示装置。

【請求項32】 画素電極をM×2Nまたは2N+1 (M, Nは任意の正整数) のマトリクス上に配置して成 るアクティブマトリクス型液晶表示装置であって、

3 Nまたは3 N + 2 本の走査ライン (8-1~8-3 N または3N+2) と、M/2本のデータライン(6-1~6-M/2) とを有し、

走査方向の第 i 番目 (i=1~2Nまたは2N+1の奇 数)の表示ライン上の奇数番目の各画素電極(1 (i, k) ; $k=1\sim$ Mの奇数)において、制御端子を第x番 目の走査ライン(8-x;xは3i/2以下の最大の整 数) に一方の端子を該画素電極(1(i, k))に、他 方の端子をデータライン(6-j;jはk/2+1以下 の最大の整数) に接続した第1のTFTゲート (F1) ٤,

走査方向の第i番目の表示ライン上の偶数番目の各画素 電極 (1 (i, k+1)) において、制御端子を第 x + 1番目の走査ライン(8-x+1)に、一方の端子を該 画素電極 (1 (i, k+1)) に、他方の端子を前記奇 数番目の画素電極 (1 (i, k)) に接続した第2のT FTゲート (F2) と、

走査方向の第i+1番目の表示ライン上の奇数番目の各 画素電極 (1 (i+1, k)) において、制御端子を第 x+1番目の走査ライン(8-x+1)に、一方の端子 を該画素電極 (1 (i+1, k)) に、他方の端子をデ 走査方向の第 i 番目 ($i=1\sim2$ Nまたは 2 N + 1 の奇 40 ータライン (6-j) に接続した第 3 の T F T ゲート (F3) と、

> 走査方向の第i+1番目の表示ライン上の偶数番目の各 画素電極 (1 (i+1, k)) において、制御端子を第 x+2番目の走査ライン(8-x+2)に、一方の端子 を該画素電極 (1 (i+1, k)) に接続した第4のT FTゲート (F4) とを有することを特徴とするアクテ ィブマトリクス型液晶表示装置。

> 【請求項33】 前記第1、第2、第3及びまたは第4 のTFTゲート (F1、F2、F3、及びまたはF4)

とを特徴とする請求項29、30、31、または32に 記載のアクティブマトリクス型液晶表示装置。

【請求項34】 前記画素電極(1(i, j); i=1 $\sim 2 N$ または2 N + 1, $j = 1 \sim M$) は、赤画素電極 (R)、緑画素電極(G)、或いは青画素電極(B)で

あって、横方向に赤画素電極(R)、緑画素電極

(G)、及び青画素電極(B)を順に配列して1カラー 画素を構成し、カラー表示することを特徴とする請求項 29、30、31、32、または33に記載のアクティ ブマトリクス型液晶表示装置。

【請求項35】 請求項29、30、31、32、3 3、または34に記載のアクティブマトリクス型液晶表 示装置を駆動するアクティブマトリクス型液晶表示装置 の駆動回路であって、

前記走査ライン(8-1~8-3Nまたは2N+2)を 駆動する走査電極ドライバ(4)と、前記データライン (6-1~6-M/2またはM/2+1) を駆動するデ ータ電極ドライバ (2) と、

前記第x番目(表示ラインを第1番目とし、xは3i/ 2以下の最大の整数)の走査ライン(8-i)及び第x +1番目の走査ライン (8-x+1) の双方が同時に選 択された第i番目の表示ライン上の画素電極(1(i, i); $i=1\sim M$) に表示データを印加するよう前記デ ータ電極ドライバ(2)を制御する制御手段(16)と を有することを特徴とするアクティブマトリクス型液晶 表示装置の駆動回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はTFT(薄膜トランジス タ)アレイからなるアクティブマトリクス型液晶表示装 30 置に係り、特に、データ電極側の駆動回路数を減少させ ることにより低コストを図り、また回路とパネル端子電 極の接続が容易で、接続の歩留りを向上させたアクティ ブマトリクス型液晶表示装置に関する。

【0002】近年のコンピュータの普及に伴って、コン ピュータシステムの小型化が進み、その表示装置に対し ては省消費電力、薄型、軽量という要求が生じてきてお り、これらの要求を満たすために、画質の優れたアクテ ィブマトリクス型カラー液晶表示装置が製品化されてい る。また今後は、高精細のカラー液晶表示装置が要求さ れることが予想できる。

[0003]

【従来の技術】従来のアクティブマトリクス型液晶表示 装置の構成図を図30に示す。従来のアクティブマトリ クス型液晶表示装置では、例えば640×400ドット の表示容量を実現するために、ドット数分の画素電極 (液晶セル)と、TFTゲートTとで表示パネル101 を構成し、走査ライン8の行数分の出力ドライバを備え る走査電極ドライバ104と、データライン6の列数分 12

具備している。

【0004】ある走査ライン8-iに選択電圧を印加す ることにより、その行のTFTゲートTを導通状態にし て、その行の画素電極にデータライン6によりそれぞれ のデータ電極の電圧を印加して電圧に応じた表示を実現 する。

【0005】この従来のアクティブマトリクス型液晶表 示装置で階調表示を実現する場合には、液晶セルに対し て階調に対応した電圧レベルを印加するために、データ 10 電極ドライバ102は複数レベルの電圧を出力できる構 成である必要がある。このため、2レベルの電圧出力で ある走査電極ドライバ104に比べてデータ電極ドライ バ102は高価となり、表示可能な階調数に応じてコス トが増すこととなる。

【0006】また、この従来のアクティブマトリクス型 液晶表示装置を、カラー表示で高精細なアクティブマト リクス型液晶表示装置として構成した場合には、表示ラ インが、例えばデータ側で1120×3=3360本、 走査側で780本と、標準のデータ側:640×3=1 920本、走査側:780本に比べて非常に多くなり、 駆動回路数の増大に伴う回路コストが高くなること、並 びに、回路とパネル電極の接続ピッチが、特にデータ側 で標準: 0. 2 mmに比べて高精細: 0. 1 mmと小さ くなり、接続の歩留りが低下すること等の問題がある。

【発明が解決しようとする課題】上述のように、従来の アクティブマトリクス型液晶表示装置では、(1)階調 表示を実現する場合には、液晶セルに対して階調に対応 した電圧レベルを印加するために、走査電極ドライバに 比べてデータ電極ドライバは高価となり、表示可能な階

調数に応じてコストが増す、(2)カラー表示で高精細 なアクティブマトリクス型液晶表示装置として構成した 場合には、表示ラインが非常に多くなり、駆動回路数の 増大に伴う回路コストが高くなり、また、回路とパネル 電極の接続ピッチが小さくなり、接続の歩留りが低下す

【0008】本発明は、上記問題点を解決するもので、

(1) データ電極側または走査電極側の駆動回路数を減 少させることにより低コストを図った、(2)駆動回路 とパネル電極の接続ピッチを大きくすることにより、回 路とパネル端子電極の接続を容易とし、接続の歩留りを 向上させた、アクティブマトリクス型液晶表示装置を提 供することを目的とする。

[0009]

る、という問題があった。

[0007]

【課題を解決するための手段】上記課題を解決するため に、本発明の第1の特徴のアクティブマトリクス型液晶 表示装置は、図1に示す如く、画素電極をM×N(M. Nは任意の正整数)のマトリクス状に配置して成るアク ティブマトリクス型液晶表示装置であって、走査方向の の出力ドライバを備えるデータ電極ドライバ102とを 50 1表示ラインに対して2本ずつ割り当てられる2N本の

走査ライン8-1~8-2Nと、M/2本のデータライ ン6-1~6-M/2と、各表示ラインにおいて、任意 のデータラインと一方の走査ラインに接続される第1の TFTゲートG1と、前記データラインと他方の走査ラ インに接続される第2のTFTゲートG2とを有して構 成する。

【0010】本発明の第2の特徴のアクティブマトリク ス型液晶表示装置は、請求項1に記載のアクティブマト リクス型液晶表示装置において、任意の表示ラインに対 する2本の走査ライン8-i及び8-i+1 (i=1~ 2N)は、それぞれ時分割で駆動される。

【0011】本発明の第3の特徴のアクティブマトリク ス型液晶表示装置は、請求項1または2に記載のアクテ ィブマトリクス型液晶表示装置において、前記第1のT FTゲートG1は走査方向に対して偶数または奇数番目 の画素電極に接続され、前記第2のTFTゲートG2は 走査方向に対して奇数または偶数番目の画素電極に接続 され、1 走査ライン分の表示データは、奇数番目の画素 電極に対応した奇数ラインデータと、偶数番目の画素電 極に対応した偶数ラインデータとに分割され、任意の表 示ラインに対する2本の走査ライン8-i及び8-i+ 1は、1水平走査期間内に時分割に駆動され、前記一方 の走査ライン8-iの駆動期間中は前記データライン6 -1~6-M/2に奇数ラインデータまたは偶数ライン データが、前記他方の走査ライン8-i+1の駆動期間 中は前記データライン6-1~6-M/2に偶数ライン データまたは奇数ラインデータが印加される。

【0012】本発明の第4の特徴のアクティブマトリク ス型液晶表示装置は、請求項1または2に記載のアクテ ィブマトリクス型液晶表示装置において、前記第1のT FTゲートG1は走査方向に対して偶数または奇数番目 の画素電極に接続され、前記第2のTFTゲートG2は 走査方向に対して奇数または偶数番目の画素電極に接続 され、1 走査ライン分の表示データは、奇数番目の画素 電極に対応した奇数ラインデータと、偶数番目の画素電 極に対応した偶数ラインデータとに分割され、1垂直走 査期間を第1の期間及び第2の期間に分け、前記第1の 期間には、前記データライン6-1~6-M/2に奇数 ラインデータまたは偶数ラインデータが印加され、各表 示ラインに対して一方の走査ライン8-iのみが順に駆 動され、前記第2の期間には、前記データライン6-1 ~6-M/2に偶数ラインデータまたは奇数ラインデー タが印加され、各表示ラインに対して他方の走査ライン 8-i+1のみが順に駆動される。

【0013】本発明の第5の特徴のアクティブマトリク ス型液晶表示装置は、請求項1、2、3、または4に記 載のアクティブマトリクス型液晶表示装置において、前 記画素電極1 (i, j) (i=1~N, j=1~M) は、赤画素電極R、緑画素電極G、或いは青画素電極B であって、横方向に赤画素電極R、緑画素電極G、及び $50-1\sim8-N$ 及び第2走査ライン $9-1\sim9-N$ の2本

青画素電極Bを順に配列して1カラー画素を構成し、カ

14

ラー表示する。 【0014】また、本発明の第1の特徴のアクティブマ トリクス型液晶表示装置の駆動回路は、請求項1、2、 3、または5に記載のアクティブマトリクス型液晶表示 装置を駆動するアクティブマトリクス型液晶表示装置の 駆動回路であって、図12に示す如く、1走査ライン分 の表示データを、奇数番目の画素電極に対応した奇数ラ インデータと、偶数番目の画素電極に対応した偶数ライ ンデータとに分割して出力するデータ処理回路15と、 2N本の走査ライン8-1~8-2Nを駆動する走査電 極ドライバ4と、M/2本のデータライン6-1~6-M/2を駆動するデータ電極ドライバ2及び3と、任意 の表示ラインに対する2本の走査ライン8-i及び8i+1 ($i=1\sim2N$) を1水平走査期間内に時分割に 駆動するよう前記走査電極ドライバ4を制御し、前記一 方の走査ライン8-iの駆動期間中は前記データライン 6-1~6-M/2に奇数ラインデータまたは偶数ライ ンデータを、前記他方の走査ライン8-i+1の駆動期 間中は前記データライン6-1~6-M/2に偶数ライ ンデータまたは奇数ラインデータを印加するよう前記デ ータ電極ドライバ2及び3を制御する制御手段16とを 有して構成する。

【0015】本発明の第2の特徴のアクティブマトリク ス型液晶表示装置の駆動回路は、請求項1、2、4、ま たは5に記載のアクティブマトリクス型液晶表示装置を 駆動するアクティブマトリクス型液晶表示装置の駆動回 路であって、図12に示す如く、1走査ライン分の表示 データを、奇数番目の画素電極に対応した奇数ラインデ ータと、偶数番目の画素電極に対応した偶数ラインデー タとに分割して出力するデータ処理回路 1 5 と、2 N本 の走査ライン8-1~8-2 Nを駆動する走査電極ドラ イバ4と、M/2本のデータライン6-1~6-M/2 を駆動するデータ電極ドライバ2及び3と、1垂直走査 期間を第1の期間及び第2の期間に分け、前記第1の期 間には、前記データライン6-1~6-M/2に奇数ラ インデータまたは偶数ラインデータを印加して、各表示 ラインに対して一方の走査ライン8-i ($i=1\sim N$) のみを順に駆動し、前記第2の期間には、前記データラ イン6-1~6-M/2に偶数ラインデータまたは奇数 ラインデータを印加して、各表示ラインに対して他方の 走査ライン8-i+1のみを順に駆動するよう前記デー タ電極ドライバ2及び3及び走査電極ドライバ4を制御 する制御手段16とを有して構成する。

【0016】また、本発明の第6の特徴のアクティブマ トリクス型液晶表示装置は、図2に示す如く、画素電極 をM×N (M, Nは任意の正整数) のマトリクス状に配 置して成るアクティブマトリクス型液晶表示装置であっ て、走査方向の1表示ラインに対して第1走査ライン8

【0017】本発明の第7の特徴のアクティブマトリクス型液晶表示装置は、請求項8に記載のアクティブマトリクス型液晶表示装置において、前記N本の第1走査ライン8-1~8-N及び第2走査ライン9-1~9-Nは、それぞれルートN本ずつのグループに分けられて、各グループは共通接続される。

【0018】本発明の第8の特徴のアクティブマトリクス型液晶表示装置は、請求項9に記載のアクティブマトリクス型液晶表示装置において、前記第1走査ライン8ー1~8-Nのグループの1つと前記第2走査ライン9ー1~9-Nのグループの1つが時分割に選択され、前記第1走査ライン8-i及び第2走査ライン9-iの双方が同時に選択された表示ライン上の画素電極1(i,j)(j=1~M)に表示データを書き込み、線順次走 20査して表示する。

【0019】本発明の第9の特徴のアクティブマトリクス型液晶表示装置は、請求項8、9、または10に記載のアクティブマトリクス型液晶表示装置において、前記画素電極1(i,j)(i=1 \sim N,j=1 \sim M)は、赤画素電極R、緑画素電極G、或いは青画素電極Bであって、横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1カラー画素を構成し、カラー表示する。

【0020】また、本発明の第3の特徴のアクティブマ トリクス型液晶表示装置の駆動回路は、図18に示す如 く、請求項8、9、10、または11に記載のアクティ ブマトリクス型液晶表示装置を駆動するアクティブマト リクス型液晶表示装置の駆動回路であって、前記第1走 査ライン8-1~8-N或いは第1走査ラインの各グル ープを駆動する第1走査電極ドライバ4と、前記第2走 査ライン9-1~9-N或いは第2走査ラインの各グル ープを駆動する第2走査電極ドライバ5と、M本のデー タライン 6-1~6-Mを駆動するデータ電極ドライバ 2及び3と、前記第1走査ラインのグループの1つと前 記第2走査ラインのグループの1つが時分割に駆動する よう前記第1走査電極ドライバ4及び第2走査電極ドラ イバ5を制御し、前記第1走査ライン8 - i 及び第2走 査ライン9-iの双方が同時に選択された表示ライン上 の画素電極 1 (i, j) (j=1~M) に表示データを 印加するよう前記データ電極ドライバ2及び3を制御す る制御手段16とを有して構成する。

【0021】また、本発明の第10の特徴のアクティブマトリクス型液晶表示装置、及び第4の特徴のアクティブマトリクス型液晶表示装置の駆動回路は、請求項1

16

0、11、または12に記載のアクティブマトリクス型 液晶表示装置及びその駆動回路において、図21に示す 如く、前記共通接続される第1走査ライン8-1~8-N及び第2走査ライン9-1~9-Nの各グループの配 線は、表示パネル基板上に施される。

【0022】本発明の第11の特徴のアクティブマトリクス型液晶表示装置、及び第5の特徴のアクティブマトリクス型液晶表示装置の駆動回路は、請求項10、11、または12に記載のアクティブマトリクス型液晶表示装置及びその駆動回路において、図22に示す如く、前記共通接続される第1走査ライン8-1~8-N及び第2走査ライン9-1~9-Nの各グループの配線は、駆動回路基板上に施される。

【0023】また、本発明の第12の特徴のアクティブマトリクス型液晶表示装置は、図3に示す如く、画素電極をM×N(M、Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、N+1本の走査ライン8-1~8-N+1と、M本のデータライン6-1~6-Mとを有し、走査方向の第i番目(i=1~N)の表示ライン上の各画素電極1(i,j)(j=1~M)において、制御端子を第i番目の走査ライン8-iに、一方の端子をデータライン6-jに接続した第1のTFTゲートQ1と、制御端子を第i+1番目の走査ライン8-i+1に、一方の端子を前記第1のTFTゲートQ1の他方の端子に接続した第2のTFTゲートQ2とを有して構成する。

【0024】本発明の第13の特徴のアクティブマトリクス型液晶表示装置は、請求項15に記載のアクティブマトリクス型液晶表示装置において、前記画素電極1(i,j)(i=1~N,j=1~M)は、赤画素電極R、緑画素電極G、或いは青画素電極Bであって、横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1カラー画素を構成し、カラー表示する。

【0025】また、本発明の第6の特徴のアクティブマトリクス型液晶表示装置の駆動回路は、図23または図25に示す如く、請求項15または16に記載のアクティブマトリクス型液晶表示装置を駆動するアクティブマトリクス型液晶表示装置の駆動回路であって、K(K<N+1)個のドライバ出力を備えて前記走査ライン8-1~8-N+1を駆動する走査電極ドライバ4と、M本のデータライン6-1~6-Mを駆動するデータ電極ドライバ2と、前記第i番目(i=1~N)の走査ライン8-i 及び第i+1番目の走査ライン8-i+1の双方により同時に選択された第i 番目の表示ライン上の画素電極1(i,j)(j=1~M)に表示データを印加するよう前記データ電極ドライバ2を制御する制御手段16とを有して構成する。

【0026】本発明の第7の特徴のアクティブマトリク 50 ス型液晶表示装置の駆動回路は、図23に示す如く、請

求項17に記載のアクティブマトリクス型液晶表示装置 の駆動回路において、前記走査電極ドライバ4は、2 L (2L=K<N+1) 個のドライバ出力O1, E1, O 2, E2, …, OL, ELを備え、前記走査ライン8- $1 \sim 8 - N + 1$ の奇数番目に対しては、前記ドライバ出 力の奇数番目の出力〇1, 〇2, …, 〇Lを順に接続 し、前記走査ライン8-1~8-N+1の偶数番目に対 しては、前記ドライバ出力の偶数番目の出力E1, E 2, …, ELを1周期毎に2つずらしながら(E1, E 2, …, EL, E3, …, EL, E5, …) 接続する。 【0027】本発明の第8の特徴のアクティブマトリク ス型液晶表示装置の駆動回路は、請求項17に記載のア クティブマトリクス型液晶表示装置の駆動回路におい て、図25に示す如く、前記走査電極ドライバ4は、2 L+1 (2L+1=K<N+1) 個のドライバ出力を備 え、前記走査ライン8-1~8-N+1に対して、第i 番目 (i=1~N) の走査ライン8-i及び第i+1番 目の走査ライン8-i+1に2L+1個のドライバ出力 から異なる2出力の組み合わせ((2L+1)×2L/ 2個)の内、1つずつが接続される。

【0028】また、本発明の第14の特徴のアクティブ マトリクス型液晶表示装置は、図4に示す如く、画素電 極をM×N (M, Nは任意の正整数) のマトリクス状に 配置して成るアクティブマトリクス型液晶表示装置であ って、N+1本の走査ライン8-1~8-N+1と、M /2本のデータライン6-1~6-M/2とを有し、走 査方向の第i番目(i=1~N)の表示ライン上の奇数 番目の各画素電極1 (i, k) (k=1~Mの奇数) に おいて、制御端子を第i番目の走査ライン8-iに、一 方の端子をデータライン6-j(jはk/2+1以下の 最大の整数) に接続した第1のTFTゲートP1と、制 御端子を第i+1番目の走査ライン8-i+1に、一方 の端子を該画素電極1(i,k)に、他方の端子を前記 第1のTFTゲートP1の他方の端子に接続した第2の TFTゲートP2とを有し、走査方向の第 i 番目の表示 ライン上の偶数番目の各画素電極1 (i, k+1) にお いて、制御端子を第i番目の走査ライン8-iに、一方 の端子を該画素電極1(i,k+1)に、他方の端子を データライン6-jに接続した第3のTFTゲートP3 を有して構成する。

【0029】本発明の第15の特徴のアクティブマトリクス型液晶表示装置は、図4に示す如く、画素電極をM×N(M, Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、N+1本の走査ライン8-1~8-N+1と、M/2+1本のデータライン6-1~6-M/2+1とを有し、走査方向の第i番目(i=1~N)の表示ライン上の偶数番目の各画素電極1(i,h)(h=1~Mの偶数)において、制御端子を第i番目の走査ライン8-iに、一方の端子をデータライン6-j(j=h/2+1)に 50

18

接続した第1のTFTゲートP1と、制御端子を第i+1番目の走査ライン8-i+1に、一方の端子を該画素電極1 (i, h)に、他方の端子を前記第1のTFTゲートP1の他方の端子に接続した第2のTFTゲートP2とを有し、走査方向の第i番目の表示ライン上の奇数番目の各画素電極1 (i, h+1)において、制御端子を第i番目の走査ライン8-iに、一方の端子を該画素電極1 (i, h+1)に、他方の端子をデータライン6-jに接続した第3のTFTゲートP3を有して構成する。

【0030】本発明の第16の特徴のアクティブマトリ クス型液晶表示装置は、図5 (1) に示す如く、画素電 極をM×N(M, Nは任意の正整数)のマトリクス状に 配置して成るアクティブマトリクス型液晶表示装置であ って、N+1本の走査ライン8-1~8-N+1と、M /2本のデータライン6-1~6-M/2とを有し、走 査方向の第 i 番目 (i = 1 ~ N)の表示ライン上の奇数 番目の各画素電極1 (i, k) (k=1~Mの奇数) に おいて、制御端子を第 i + 1 番目の走査ライン8 - i + 1に、一方の端子を該画素電極1 (i, k) に接続した 第2のTFTゲートP2と、制御端子を第i+2番目の 走査ライン8-i+2に、一方の端子をデータライン6 - i (iはk/2+1以下の最大の整数)に、他方の端 子を前記第2のTFTゲートP2の他方の端子に接続し た第1のTFTゲートP1とを有し、走査方向の第i番 目の表示ライン上の偶数番目の各画素電極1 (i, k+ 1) において、制御端子を第i番目の走査ライン8-i に、一方の端子を該画素電極1(i, k+1)に、他方 の端子をデータライン6-jに接続した第3のTFTゲ ートP3を有して構成する。 30

【0031】本発明の第17の特徴のアクティブマトリ クス型液晶表示装置は、図5 (1) に示す如く、画素電 極をM×N(M, Nは任意の正整数)のマトリクス状に 配置して成るアクティブマトリクス型液晶表示装置であ って、N+1本の走査ライン8-1~8-N+1と、M /2+1本のデータライン6-1~6-M/2+1とを 有し、走査方向の第i番目(i=1~N)の表示ライン 上の偶数番目の各画素電極1 (i, h) (h=1~Mの 偶数)において、制御端子を第i+1番目の走査ライン 8-i+1に、一方の端子を該画素電極1(i, h)に 接続した第2のTFTゲートP2と、制御端子を第i+ 2番目の走査ライン8-i+2に、一方の端子をデータ ライン6-j (j=h/2+1)に、他方の端子を前記 第2のTFTゲートP2の他方の端子に接続した第1の TFTゲートP1とを有し、走査方向の第i番目の表示 ライン上の偶数番目の各画素電極1(i , h+1)にお いて、制御端子を第i番目の走査ライン8-iに、一方 の端子を該画素電極1 (i, h+1)に、他方の端子を データライン6-jに接続した第3のTFTゲートP3 を有して構成する。

【0032】本発明の第18の特徴のアクティブマトリクス型液晶表示装置は、請求項20、21、22、または23に記載のアクティブマトリクス型液晶表示装置において、図5(2)に示す如く、前記第1のTFTトランジスタP1または第2のTFTトランジスタP2は、走査ライン8-i上に構成される。

【0033】本発明の第19の特徴のアクティブマトリクス型液晶表示装置は、請求項20、21、21、23、または24に記載のアクティブマトリクス型液晶表示装置において、図5(3)に示す如く、前記第3のTFTトランジスタP3と該画素電極1(i,k+1)または1(i,h+1)の間に、制御端子を第i番目の走査ライン8-iに接続した第4のTFTゲートP4を有して構成する。

【0034】本発明の第20の特徴のアクティブマトリクス型液晶表示装置は、請求項20、21、22、23、24、または25に記載のアクティブマトリクス型液晶表示装置において、前記画素電極1(i, j)(i=1 \sim N, j=1 \sim M)は、赤画素電極R、緑画素電極G、成いは青画素電極Bであって、横方向に赤画素電極R、緑画素電極R、緑画素電極R、緑画素電極Bを順に配列して1カラー画素を構成し、カラー表示する。

【0035】また、本発明の第9の特徴のアクティブマ トリクス型液晶表示装置の駆動回路は、図27に示す如 く、請求項20、21、22、23、24、25、また は26に記載のアクティブマトリクス型液晶表示装置を 駆動するアクティブマトリクス型液晶表示装置の駆動回 路であって、前記走査ライン8-1~8-N+1を駆動 する走査電極ドライバ4及び5と、前記M/2またはM /2+1本のデータライン $6-1\sim6-M/2$ または6-M/2+1を駆動するデータ電極ドライバ2と、所定 のタイミングで、前記第i番目の走査ライン8-i及び 第i+1番目の走査ライン8-i+1に選択電圧を印加 し、次のタイミングで、前記第 i 番目の走査ライン8iに選択電圧を、前記第i+1番目の走査ライン8-i +1に非選択電圧をそれぞれ印加し、更に次のタイミン グで、前記第i番目の走査ライン8-iに非選択電圧を 印加するという一連の動作を、iの昇順に繰り返すよう 前記走査電極ドライバ4及び5を制御する制御手段16 とを有して構成する。

【0036】本発明の第10の特徴のアクティブマトリクス型液晶表示装置の駆動回路は、請求項27に記載のアクティブマトリクス型液晶表示装置の駆動回路において、図27に示す如く、前記走査電極ドライバ4及び5は、前記制御手段16の制御の下、当該走査電極ドライバ4及び5の選択電圧入力の切り換え、またはイネーブル制御により、前記偶数番目或いは奇数番目の走査ライン8-iを強制的に非選択電圧にするシフトレジスタを有して構成する。

【0037】また、本発明の第21の特徴のアクティブ

マトリクス型液晶表示装置は、図7(1)に示す如く、 画素電極をM×2Nまたは2N+1 (M, Nは任意の正 整数)のマトリクス状に配置して成るアクティブマトリ クス型液晶表示装置であって、3 Nまたは3 N+2本の 走査ライン8-1~8-3Nまたは3N+2と、M/2 またはM/2+1本のデータライン6-1~6-M/2 またはM/2+1とを有し、走査方向の第i番目(i= 1~2Nまたは2N+1の奇数)の表示ライン上の偶数 番目または奇数番目の各画素電極1 (i, k+1) また は1 (i, h+1) ($k=1\sim M$ の奇数、 $h=1\sim M$ の 偶数) において、制御端子を第x番目の走査ライン8x (xは3i/2以下の最大の整数)に、一方の端子を 該画素電極1 (i, k+1) または1 (i, h+1) に、他方の端子をデータライン6-j(jはk/2+1 以下の最大の整数、または j = h/2+1) に接続した 第1のTFTゲートF1と、走査方向の第i番目の表示 ライン上の奇数番目または偶数番目の各画素電極1

20

(i, k) または1 (i, h) において、制御端子を第x+1番目の走査ライン8-x+1に、一方の端子を該画素電極1 (i, k) または1 (i, h) に、他方の端子を前記第1のTFTゲートF1の一方の端子に接続した第2のTFTゲートF2と、走査方向の第i+1番目の表示ライン上の偶数番目または奇数番目の各画素電極1 (i+1, k+1) または1 (i+1, h+1) において、制御端子を第x+2番目の走査ライン8-x+2に、一方の端子を該画素電極1 (i+1, k+1) または1 (i+1, h+1) に、他方の端子をデータライン6-jに接続した第3のTFTゲートF3と、走査方向の第i+1番目の表示ライン上の奇数番目または偶数番目の各画素電極1 (i+1, k) または1 (i+1)

h) において、制御端子を第x+1番目の走査ライン8 -x+1に、一方の端子を該画素電極1 (i+1, k) または1 (i+1, h) に、他方の端子を前記第3のT FTゲートF3の一方の端子に接続した第4のTFTゲートF4とを有して構成する。

【0038】また、本発明の第22の特徴のアクティブマトリクス型液晶表示装置は、図8(1)に示す如く、画素電極をM×2Nまたは2N+1(M,Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、3Nまたは3N+2と、M/2またはM/2+1本のデータライン6-1~6-M/2またはM/2+1とを有し、走査方向の第 i 番目(i=1~2Nまたは2N+1の奇数)の表示ライン上の偶数番目または奇数番目の各画素電極1(i,k+1)または1(i,h+1)(k=1~Mの奇数、h=1~Mの偶数)において、制御端子を第x番目の走査ライン8-x(xは3i/2以下の最大の整数)に、一方の端子を該画素電極1(i,k+1)または1(i,h+1)

..

以下の最大の整数、またはj=h/2+1) に接続した 第1のTFTゲートF1と、走査方向の第i番目の表示 ライン上の奇数番目または偶数番目の各画素電極1

(i, k) または1 (i, h) において、制御端子を第 x+1番目の走査ライン8-x+1に、一方の端子を該 画素電極1 (i, k) または1 (i, h) に、他方の端 子を前記第1のTFTゲートF1の一方の端子に接続し た第2のTFTゲートF2と、走査方向の第 i + 1番目 の表示ライン上の偶数番目または奇数番目の各画素電極 1 (i+1, k+1) $\pm k$ \pm いて、制御端子を第x+1番目の走査ライン8-x+1 に、一方の端子を該画素電極1 (i+1, k+1) また は1 (i+1, h+1) に、他方の端子をデータライン 6-jに接続した第3のTFTゲートF3と、走査方向 の第i+1番目の表示ライン上の奇数番目または偶数番 目の各画素電極1 (i+1, k) または1 (i+1, h) に、他方の端子を前記第3のTFTゲートF3の一 方の端子に接続した第4のTFTゲートF4とを有して 構成する。

【0039】本発明の第23の特徴のアクティブマトリ クス型液晶表示装置は、図9(1)に示す如く、画素電 極をM×2Nまたは2N+1 (M, Nは任意の正整数) のマトリクス状に配置して成るアクティブマトリクス型 液晶表示装置であって、3Nまたは3N+2本の走査ラ イン8-1~8-3N+3N+2と、M/2本のデータ ライン6-1~6-M/2とを有し、走査方向の第i番 目 (i=1~2Nまたは2N+1の奇数) の表示ライン 上の奇数番目の各画素電極1 (i, k) ($k=1\sim M$ の 偶数)において、制御端子を第x番目の走査ライン8xに、一方の端子を該画素電極1(i,k)に、他方の 端子をデータライン6-i(ik/2+1以下の最大の整数)に接続した第1のTFTゲートF1と、走査方 向の第i番目の表示ライン上の偶数番目の各画素電極1 (i, k+1)において、制御端子を第x+1番目の走 査ライン8-x+1に、一方の端子を該画素電極1

(i, k+1)に、他方の端子を前記奇数番目の画素電極1 (i, k)に接続した第2のTFTゲートF2と、走査方向の第i+1番目の表示ライン上の奇数番目の各画素電極1 (i+1, k)において、制御端子を第x+2番目の走査ライン8-x+2に、一方の端子を該画素電極1 (i+1, k)に、他方の端子をデータライン6-jに接続した第3のTFTゲートF3と、走査方向の第i+1番目の表示ライン上の偶数番目の各画素電極1 (i+1, k+1)において、制御端子を第x+1番目の走査ライン8-x+1に、一方の端子を該画素電極1 (i+1, k+1)に、他方の端子を前記奇数番目の画素電極1 (i+1, k+1)に、他方の端子を前記奇数番目の画素電極1 (i+1, k)に接続した第4のTFTゲートF4とを有して構成する。

【0040】本発明の第24の特徴のアクティブマトリクス型液晶表示装置は、図10(1)に示す如く、画素 50

電極をM×2Nまたは2N+1 (M, Nは任意の正整 数)のマトリクス状に配置して成るアクティブマトリク ス型液晶表示装置であって、3 Nまたは3 N + 2本の走 查ライン8-1~8-3Nまたは3N+2と、M/2本 のデータライン6-1~6-M/2とを有し、走査方向 の第 i 番目 ($i = 1 \sim 2 N$ または2 N + 1の奇数) の表 示ライン上の奇数番目の各画素電極1 (i, k) (k= 1~Mの奇数) において、制御端子を第x番目の走査ラ イン8-x $(x \ge tala i / 2以下の最大の整数) に、一$ 方の端子を該画素電極1(i, k)に、他方の端子をデ ータライン6-j (jはk/2+1以下の最大の整数) に接続した第1のTFTゲートF1と、走査方向の第i 番目の表示ライン上の偶数番目の各画素電極1 (i, k +1) において、制御端子を第x+1番目の走査ライン 8-x+1に、一方の端子を該画素電極1(i, k+ 1) に、他方の端子を前記奇数番目の画素電極1 (i, k) に接続した第2のTFTゲートF2と、走査方向の 第i番目の表示ライン上の奇数番目の各画素電極1 (i +1, k) において、制御端子を第x+1番目の走査ラ 20 イン8-x+1に、一方の端子を該画素電極1 (i+

22

+1, k) において、制御端子を第x+1番目の走査ライン8-x+1に、一方の端子を該画素電極1 (i+1, k) に、他方の端子をデータライン6-j に接続した第3のTFTゲートF3と、走査方向の第i+1番目の表示ライン上の偶数番目の各画素電極1 (i+1, k+1) において、制御端子を第x+2番目の走査ライン8-x+2に、一方の端子を該画素電極1 (i+1, k+1) に、他方の端子を前記奇数番目の画素電極1 (i+1, k+1) に、他方の端子を前記奇数番目の画素電極1 (i+1, k) に接続した第4のTFTゲートF4とを有して構成する。

【0041】本発明の第25の特徴のアクティブマトリクス型液晶表示装置は、請求項29、30、31、または32に記載のアクティブマトリクス型液晶表示装置において、図11(1)に示す如く、前記第1、第2、第3及びまたは第4のTFTゲートF1、F2、F3、及びまたはF4は、複数個のTFTゲートを並列接続して構成される。

【0042】本発明の第26の特徴のアクティブマトリクス型液晶表示装置は、請求項29、30、31、32、または33に記載のアクティブマトリクス型液晶表示装置において、前記画素電極1(i,j)(i=1~2のまたは2N+1,j=1~M)は、赤画素電極R、緑画素電極G、或いは青画素電極Bであって、横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1カラー画素を構成し、カラー表示する。

【0043】更に、本発明の第11の特徴のアクティブマトリクス型液晶表示装置の駆動回路は、図29に示す如く、請求項29、30、31、32、33、または34に記載のアクティブマトリクス型液晶表示装置を駆動するアクティブマトリクス型液晶表示装置の駆動回路であって、前記走査ライン8-1~8-3Nまたは3N+2を駆動する走査電極ドライバ4と、前記データライン

 $6-1\sim6-M/2$ またはM/2+1を駆動するデータ 電極ドライバ2と、前記第x番目(表示ラインを第i番 目とすれば;xは2i/2以下の最大の整数)の走査ラ イン8-x及び第x+1番目の走査ライン8-x+1の 双方により同時に選択された第i番目の表示ライン上の 画素電極1 (i, j) (j=1~M) に表示データを印 加するよう前記データ電極ドライバ2を制御する制御手 段16とを有して構成する。

[0044]

【作用】第1、第2、第3、第4、及び第5の特徴のア クティブマトリクス型液晶表示装置では、図1に示す如 く、アクティブマトリクス回路構成において、走査方向 の1表示ラインを2本の走査ラインで構成すると共に、 同一のデータラインに接続された2個のTFTゲートG 1及びG2を2本の走査ラインに独立に接続して、2個 の表示画素を構成し、カラー表示を行なう場合には、横 方向に赤画素電極R、緑画素電極G、及び青画素電極B を順に配列して1カラー画素を構成し、2本の走査ライ ン8-i及び8-i+1 (i=1~2N) を時分割で駆 動して表示を行なう。

【0045】時分割な走査ラインの駆動表示方法として は、1走査ライン分の表示データを、奇数番目の画素電 極に対応した奇数ラインデータと偶数番目の画素電極に 対応した偶数ラインデータとに分割し、任意の表示ライ ンに対する2本の走査ライン8-i及び8-i+1を、 1水平走査期間内に時分割に駆動し、一方の走査ライン 8-iの駆動期間中はデータライン $6-1\sim6-M/2$ に奇数ラインデータまたは偶数ラインデータを、他方の 走査ライン8-i+1の駆動期間中はデータライン6-1~6-M/2に偶数ラインデータまたは奇数ラインデ ータを印加する方法と、1垂直走査期間を第1の期間及 び第2の期間に分け、第1の期間には、データライン6 -1~6-M/2に奇数ラインデータまたは偶数ライン データを印加し、各表示ラインに対して一方の走査ライ ン8-iのみを順に駆動し、第2の期間には、データラ イン6-1~6-M/2に偶数ラインデータまたは奇数 ラインデータを印加し、各表示ラインに対して他方の走 査ライン8-i+1のみを順に駆動する方法とがある。 【0046】これにより、駆動回路数が走査電極側で2

倍になるものの、データ電極側で2分の1になり、全体 として約4分の3になる。回路コストは現状の技術では データ電極側:走査電極側=3:1であるため、全体と してコストの低減率は約5分の3となる。また、接続ピ ッチは、走査電極側で2分の1になるものの、データ電 極側で2倍になる。従って、駆動回路数を低減でき、回 路とパネル端子電極の接続が容易になり、表示装置の低 コスト化が実現できる。

【0047】また、本発明の第1の特徴のアクティブマ トリクス型液晶表示装置の駆動回路では、図12に示す 如く、データ処理回路15で、1走査ライン分の表示デ 50 第2走査ライン9-1~9-Nのグループの1つが時分

24

ータを奇数番目の画素電極に対応した奇数ラインデータ と、偶数番目の画素電極に対応した偶数ラインデータと に分割して出力し、制御手段16により、任意の表示ラ インに対する2本の走査ライン8-i及び8-i+1 (i=1~2N)を1水平走査期間内に時分割に駆動す るよう走査電極ドライバ4を制御し、一方の走査ライン 8-iの駆動期間中はデータライン $6-1\sim6-M/2$ に奇数ラインデータまたは偶数ラインデータを、他方の 走査ライン8-i+1の駆動期間中はデータライン6-1~6-M/2に偶数ラインデータまたは奇数ラインデ ータを印加するようデータ電極ドライバ2及び3を制御

【0048】本発明の第2の特徴のアクティブマトリク ス型液晶表示装置の駆動回路では、図12に示す如く、 データ処理回路15で、1走査ライン分の表示データを 奇数番目の画素電極に対応した奇数ラインデータと、偶 数番目の画素電極に対応した偶数ラインデータとに分割 して出力し、制御手段16により、1垂直走査期間を第 1の期間及び第2の期間に分け、第1の期間には、デー $タライン6-1\sim6-M/2$ に奇数ラインデータまたは 偶数ラインデータを印加して、各表示ラインに対して一 方の走査ライン8-i (i=1~2N) のみを順に駆動 し、第2の期間には、データライン $6-1\sim6-M/2$ に偶数ラインデータまたは奇数ラインデータを印加し て、各表示ラインに対して他方の走査ライン8-i+1 のみを順に駆動するようデータ電極ドライバ2及び3及 び走査電極ドライバ4を制御する。

【0049】また、本発明の第6、第7、第8、及び第 9の特徴のアクティブマトリクス型液晶表示装置では、 図2に示す如く、画素電極をM×N (M, Nは任意の正 整数)のマトリクス状に配置して、2N本の走査ライン の内、走査方向の1表示ラインに対して第1走査ライン 8-1~8-N及び第2走査ライン9-1~9-Nの2 本ずつ割り当て、各表示ラインにおいて、M本のデータ ライン $6-1\sim6-M$ の内、任意のデータライン6-jに第1のTFTゲートT1及び第2のTFTゲートT2 を直列に接続すると共に、各TFTゲートT1及びT2 がそれぞれ第1走査ライン8-1~8-N及び第2走査 ライン9-1~9-Nに独立に接続して、1個の表示画 素を構成し、カラー表示を行なう場合には、画素電極1 (i, j) $(i=1\sim N, j=1\sim M)$ として、横方向 に赤画素電極R、緑画素電極G、及び青画素電極Bを順 に配列して1カラー画素を構成する。

【0050】また、第1走査ライン8-1~8-16及 び第2走査ライン9-1~9-16を、それぞれルート N本=L本ずつのグループ(10-L~10-4及び1 1-1~11-L) に分けて、各グループは共通接続す る。このアクティブマトリクス型液晶表示装置において は、第1走査ライン8-1~8-Nのグループの1つと

割に選択され、第1走査ライン8-i及び第2走査ライン9-iの双方が同時に選択された表示ライン上の画素電極1(i, j)(i=1 \sim N, j=1 \sim M)に表示データを書き込み、線順次走査して表示する。

【0051】従って、ルートN個の出力ドライバを備える2個の走査電極ドライバ4及び5の構成により、出力ドライバ数を大幅に低減でき、アクティブマトリクス型液晶表示装置の低コスト化が実現できる。

【0052】また、本発明の第3の特徴のアクティブマトリクス型液晶表示装置の駆動回路では、図18に示す如く、制御手段16により、第1走査ラインのグループの1つと第2走査ラインのグループの1つが時分割に駆動するよう第1走査電極ドライバ4及び第2走査電極ドライバ5を制御し、第1走査ライン8-i及び第2走査ライン9-iの双方が同時に選択された表示ライン上の画素電極1(i,j)(j=1~M)に表示データを印加するようデータ電極ドライバ2及び3を制御する。

【0053】本発明の第10の特徴のアクティブマトリクス型液晶表示装置、及び第4の特徴のアクティブマトリクス型液晶表示装置の駆動回路では、図21に示す如く、共通接続される第1走査ライン8-1~8-N及び第2走査ライン9-1~9-Nの各グループの配線を、表示パネル基板上に設ける。これにより、表示パネル基板と駆動回路の接続点数を大幅に減らすことができる。

【0054】本発明の第11の特徴のアクティブマトリクス型液晶表示装置、及び第5の特徴のアクティブマトリクス型液晶表示装置の駆動回路では、図22に示す如く、共通接続される第1走査ライン8-1~8-N及び第2走査ライン9-1~9-Nの各グループの配線を、駆動回路基板上に設ける。これにより、表示パネル基板 30内部での配線クロスオーバーが無くなり、表示パネルの歩留りが向上する。

【0055】また、本発明の第12及び第13の特徴のアクティブマトリクス型液晶表示装置では、図3に示す如く、画素電極をM×N(M,Nは任意の正整数)のマトリクス状に配置して、N+1本の走査ライン8-1~8-N+1の内、走査方向の1表示ラインに対して2本ずつ割り当て、各表示ラインにおいて、M本のデータライン6-1~6-Mの内、任意のデータライン6-jに第1のTFTゲートQ1及び第2のTFTゲートQ2を直列に接続すると共に、各TFTゲートQ1及びQ2をそれぞれ1表示ラインに対して割り当てられた2本の走査ライン8-i及び走査ライン8-i+1に独立に接続して、1個の表示画素を構成し、カラー表示を行なう場合には、画素電極1(i,j)(i=1~N,j=1~M)として、横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1カラー画素を構成する

【0056】本発明の第6及び第7の特徴のアクティブマトリクス型液晶表示装置の駆動回路では、図23に示 50

26

す如く、走査電極ドライバ4は、2L(2L=K<N+ 1) 個のドライバ出力O1, E1, O2, E2, …, O L, ELを備え、走査ライン8-1~8-N+1の奇数 番目に対しては、ドライバ出力の奇数番目の出力〇1, O2, …, OLを順に接続し、走査ライン8-1~8-N+1の偶数番目に対しては、ドライバ出力の偶数番目 の出力E1, E2, …, ELを1周期毎に2つずらしな がら (E1, E2, …, EL, E3, …, EL, E5, …)接続し、制御手段16により、第i番目(i=1~ N) の走査ライン8-i及び第i+1番目の走査ライン 8-i+1の双方が同時に選択された第i番目の表示ラ イン上の画素電極1 (i, j) (j=1~M) に表示デ ータを印加するようデータ電極ドライバ2を制御する。 【0057】従って、N本の表示ラインに対して2× (ルートN) 個のドライバ出力を備える走査電極ドライ バ4を構成すればよく、ドライバ出力数を大幅に低減で き、アクティブマトリクス型液晶表示装置の低コスト化 が実現できる。

【0058】本発明の第6及び第8の特徴のアクティブマトリクス型液晶表示装置の駆動回路では、図25に示す如く、走査電極ドライバ4は、2L+1(2L+1=K<N+1)個のドライバ出力を備え、走査ライン8ー1~8-N+1に対して、第i番目(i=1~N)の走査ライン8-i及び第i+1番目の走査ライン8-i+1に2L+1個のドライバ出力から異なる2出力の組み合わせ((2L+1)×2L/2個)の内、1つずつを接続し、制御手段16により、第i番目(i=1~N)の走査ライン8-i及び第i+1番目の走査ライン8-i+1の双方が同時に選択された第i番目の表示ライン上の画素電極1(i,j)(j=1~M)に表示データを印加するようデータ電極ドライバ2を制御する。

【0059】従って、2L+1個のドライバ出力を備える走査電極ドライバ4により、(2L+1)×L本の表示ラインを駆動することができ、ドライバ出力数を大幅に低減できるので、アクティブマトリクス型液晶表示装置の低コスト化が実現できる。

【0060】また、本発明の第14及び第15の特徴のアクティブマトリクス型液晶表示装置では、図4に示す如く、画素電極をM×N(M、Nは任意の正整数)のマトリクス状に配置して、N+1本の走査ライン8-1~8-N+1の内、走査方向の1表示ラインに対して走査ラインを2本ずつ割り当て、M/2本のデータライン6-jに接続される第1のTFTゲートP1及び第2のTFTゲートP2を、1表示ラインに対して割り当てられた2本の走査ライン8-i及び8-i+1(i=1~N)に独立に接続し、またデータライン6-jに接続される第3のTFTゲートP3を、走査ライン8-iに独立に接続して、2個の表示画素を構成する。

【0061】本発明の第16及び第17の特徴のアクテ

ィブマトリクス型液晶表示装置では、図5 (1) に示す如く、第14及び第15の特徴のアクティブマトリクス型液晶表示装置において、第2のTFTゲートP2を第i番目の走査ライン8-iに、第1のTFTゲートP1を第i+1番目の走査ライン8-i+1にそれぞれ接続する。

【0062】本発明の第18の特徴のアクティブマトリクス型液晶表示装置では、図5(2)に示す如く、第14、第15、第16、または第17の特徴のアクティブマトリクス型液晶表示装置において、第1のTFTトランジスタP1または第2のTFTトランジスタP2を、走査ライン8-i上に構成する。この構成でもデータライン6-1~6-M/2に印加する電圧のタイミングが多少異なるのみで、同様の動作が行なえ、更にTFTゲートを構成する面積を小さくすることができ、画素電極を大きくとることができる。

【0063】本発明の第19の特徴のアクティブマトリクス型液晶表示装置では、図5(3)に示す如く、第14、第15、第16、第17、または第18の特徴のアクティブマトリクス型液晶表示装置において、第3のTFTトランジスタP3と画素電極1(i,k+1)または1(i,h+1)の間に、制御端子を第i番目の走査ライン8-iに接続した第4のTFTゲートP4を構成する。これにより、全ての画素電極に対して2つのTFTゲートが接続されることになり、書き込みの特性を均一にすることができる。

【0064】第14、第15、第16、第17、第18、または第19の特徴のアクティブマトリクス型液晶表示装置において、カラー表示を行なう場合には、画素電極1(i,j)(i=1 \sim N,j=1 \sim M)として、横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1カラー画素を構成する。

【0065】また、本発明の第14、第15、第16、 第17、第18、第19、または第20の特徴のアクテ ィブマトリクス型液晶表示装置、並びに第9及び第10 の特徴のアクティブマトリクス型液晶表示装置の駆動回 路では、図27に示す如く、制御手段16により、所定 のタイミングで、第i番目の走査ライン8-i及び第i +1番目の走査ライン8-i+1に選択電圧を印加し、 次のタイミングで、第i番目の走査ライン8-iに選択 電圧を、第 i + 1 番目の走査ライン8 - i + 1 に非選択 電圧をそれぞれ印加し、更に次のタイミングで、第i番 目の走査ライン8-iに非選択電圧を印加するという一 連の動作を、iの昇順に繰り返すよう走査電極ドライバ 4及び5を制御する。尚、走査電極ドライバ4及び5は シフトレジスタによって構成し、制御手段16の制御の 下、走査電極ドライバ4及び5の選択電圧入力の切り換 え、またはイネーブル制御により、偶数番目或いは奇数 番目の走査ライン8-iを強制的に非選択電圧にする。

【0066】つまり、図6に示す如く、第i番目の走査 50 とすると共に、データライン6-1~6-M/2に第i

28

ライン8-i及び第i+1番目の走査ライン8-i+1 に選択電圧を印加することにより、第1~第3のTFT ゲートP1~P3は全て導通状態となり、この時データ ライン6-1~6-M/2には、奇数番目の画素電極に 対応した奇数ラインデータが印加される。次に、第i番 目の走査ライン8-iに選択電圧を、第i+1番目の走 査ライン8 − i + 1 に非選択電圧をそれぞれ印加するこ とにより、第2のTFTゲートP2は非導通状態とな り、これに接続された画素電極の電圧は液晶セルの容量 によって保持される。この時、第3のTFTゲートP3 は導通状態を保っており、ここでデータライン6-1~ 6-M/2には、偶数番目の画素電極に対応した偶数ラ インデータが印加されているので、この電圧が新たに画 素電極に印加される。次に、第i番目の走査ライン8iに非選択電圧を印加することにより、第1及び第2の TFTゲートP1及びP3は非導通状態となり、第3の TFTゲートに接続された画素電極の電圧はその画素の 液晶セルの容量によりやはり保持され、次の書き込みま で液晶セルの印加電圧が保たれる。

【0067】以上のように、表示ライン上の2個の画素電極がTFTゲートP1~P3またはP1~P4を介して1本のデータライン6-jに接続されており、データラインを従来の半分とし、データ電極ドライバ2のドライバ出力数も半分にすることができ、回路コストを低減することができる。

【0068】また、本発明の第21の特徴のアクティブ マトリクス型液晶表示装置では、図7 (1) に示す如 く、画素電極をM×2Nまたは2N+1 (M, Nは任意 の正整数)のマトリクス状に配置して、3Nまたは3N +2本の走査ライン8-1~8-3Nまたは3N+2の 内、走査方向の第 i 番目 (i=1~2 Nまたは 2N+1の奇数) の表示ラインに対して走査ライン8-x及び8 - x + 1 (x は 3 i / 2以下の最大の整数)を割り当 T、M/2本のデータライン $6-1\sim6-M/2$ の内、 任意のデータライン6-jに接続される第1のTFTゲ ートF1及び第2のTFTゲートF2を、それぞれ走査 ライン8-x及び8-x+1に独立に接続し、また、走 査方向の第 i + 1 番目の表示ラインに対して走査ライン 8-x+1及び8-x+2を割り当て、任意のデータラ イン6-jに接続される第3のTFTゲートF3及び第 4のTFTゲートF4を、それぞれ走査ライン8-x+ 2及び8-x+1に独立に接続して、4個の表示画素を 構成する。

【0069】図7(2)に示す如く、先ず、走査ライン 8-x及び8-x+1を選択電圧とすると共に、データ ライン $6-1\sim6-M/2$ に第 i 番目の表示ラインの奇数 番目の画素電極 1 (i, k)に映像信号が印加される。 次に、走査ライン8-x+1及び8-x+2を選択電圧 レオスと共に データライン $6-1\sim6-M/2$ に第 i

30

+1番目の表示ラインの奇数ラインデータを印加し、第 i+1番目の表示ラインの奇数番目の画素電極1 (i+1,k) に映像信号が印加される。次に、走査ライン8 -x+2を選択電圧とすると共に、データライン6-1 ~ 6 -M/2に第i+1番目の表示ラインの偶数ラインデータを印加し、第i+1番目の表示ラインの偶数番目の画素電極1 (i+1,k+1) に映像信号が印加される。更に、走査ライン8 -i を選択電圧とすると共に、データライン6 $-1\sim 6$ -M/2に第i 番目の表示ラインの偶数ラインデータを印加し、第i 番目の表示ラインの偶数ラインデータを印加し、第i 番目の表示ラインの偶数番目の画素電極1 (i,k+1) に映像信号が印加される。

【0070】従って、表示ライン上の4個の画素電極が TFTゲートF1~F4を介して1本のデータライン6 - i に接続されており、データラインを従来の半分と し、データ電極ドライバ2のドライバ出力数も半分にす ることができ、回路コストを低減することができる。 【0071】本発明の第22の特徴のアクティブマトリ クス型液晶表示装置では、図8(1)に示す如く、画素 電極をM×2Nまたは2N+1 (M, Nは任意の正整 数)のマトリクス状に配置して、3Nまたは3N+2の 走査ライン8-1~8-3Nまたは3N+2の内、走査 方向の第 i 番目 ($i = 1 \sim 2 N$ または 2N + 1 の奇数) の表示ラインに対して走査ライン8-x及び8-x+1 (xは3i/2以下の最大の整数)を割り当て、M/2 本のデータライン $6-1\sim6-M/2$ の内、任意のデー タライン6-jに接続される第1のTFTゲートF1及 び第2のTFTゲートF2を、それぞれ走査ライン8x及び8-x+1に独立に接続して、また、走査方向の 第i+1番目の表示ラインに対して走査ライン8-x+ 1及び8-x+2を割り当て、任意のデータライン6jに接続される第3のTFTゲートF3及び第4のTF TゲートF4を、それぞれ走査ライン8-x+1及び8 -x+2に独立に接続し、4個の表示画素を構成する。 【0072】図8(2)に示す如く、先ず、走査ライン 8-x及び8-x+1を選択電圧とすると共に、データ ライン6-1~6-M/2に第i番目の表示ラインの奇 数ラインデータを印加し、第i番目の表示ラインの奇数 番目の画素電極1 (i, k) に映像信号が印加される。 次に、走査ライン8-x+1及び8-x+2を選択電圧 とすると共に、データライン6-1~6-M/2に第 i +1番目の表示ラインの奇数ラインデータを印加し、第 i + 1 番目の表示ラインの奇数番目の画素電極1 (i+ 1, k) に映像信号が印加される。次に、走査ライン8 - x を選択電圧とすると共に、データライン6-1~6 -M/2に第i番目の表示ラインの偶数ラインデータを 印加し、第 i 番目の表示ラインの偶数番目の画素電極 1 (i, k+1) に映像信号が印加される。更に、走査ラ イン8-x+1を選択電圧とすると共に、データライン 6-1~6-M/2に第i+1番目の表示ラインの偶数 ラインデータを印加し、第 i + 1 番目の表示ラインの偶

数番目の画素電極 1 (i+1, k+1) に映像信号が印加される。

30

【0073】本発明の第23の特徴のアクティブマトリ クス型液晶表示装置では、図9(1)に示す如く、画素 電極をM×2Nまたは2N+1 (M, Nは任意の正整 数)のマトリクス状に配置して、3N+3N+2本の走 査ライン8-1~8-3N+3N+2の内、走査方向の 第_i番目 (i=1~2Nまたは2N+1の奇数) の表示 ラインに対して走査ライン8-x及び8-x+1 (xは 3 i/2以下の最大の整数)を割り当て、M/2本のデ ータライン6-1~6-M/2の内、任意のデータライ ン6-i及び走査ライン8-xに第1のTFTゲートF 1を、奇数番目の画素電極1 (i, k) と偶数番目の画 素電極1 (i, k+1) 間で走査ライン8-x+1に第 2のTFTゲートF2を、それぞれ独立に接続し、ま た、走査方向の第 i + 1 番目の表示ラインに対して走査 ライン8-x+1及び8-x+2を割り当て、任意のデ ータライン6-j及び走査ライン8-x+2に第3のT 20 FTゲートF3を、奇数番目の画素電極1(i+1,

k) と偶数番目の画素電極1 (i+1, k+1) 間で走 査ライン8 -x+1に第4のTFTゲートF4を、それ ぞれ独立に接続して、4個の表示画素を構成する。

【0074】図9(2)に示す如く、先ず、走査ライン 8-x及び8-x+1を選択電圧とすると共に、データ ライン6-1~6-M/2に第i番目の表示ラインの偶 数ラインデータを印加し、第i番目の表示ラインの偶数 番目の画素電極1 (i, k+1) に映像信号が印加され る。次に、走査ライン8-x+1及び8-x+2を選択 電圧とすると共に、データライン6-1~6-M/2に 第i+1番目の表示ラインの偶数ラインデータを印加 し、第1+1番目の表示ラインの偶数番目の画素電極1 (i+1, k+1) に映像信号が印加される。次に、走 香ライン8-xを選択電圧とすると共に、データライン 6-1~6-M/2に第i番目の表示ラインの奇数ライ ンデータを印加し、第i番目の表示ラインの奇数番目の 画素電極1 (i, k) に映像信号が印加される。更に、 走査ライン8-x+2を選択電圧とすると共に、データ ライン6-1~6-M/2に第i+1番目の表示ライン の奇数ラインデータを印加し、第 i + 1 番目の表示ライ ンの奇数番目の画素電極1 (i+1, k) に映像信号が 印加される。

【0075】本発明の第24の特徴のアクティブマトリクス型液晶表示装置では、図10(1)に示す如く、画素電極を $M\times 2$ Nまたは2N+1(M,Nは任意の正整数)のマトリクス状に配置して、3 Nまたは3N+2本の走査ライン $8-1\sim 8-3$ Nまたは3N+2の内、走査方向の第i番目 ($i=1\sim 2$ Nまたは2N+1の奇数)の表示ラインに対して走査ライン8-x 及び8-x+1(xは3i/2以下の最大の整数)を割り当て、M

【0076】図10(2)に示す如く、先ず、走査ライ ン8-x及び8-x+1を選択電圧とすると共に、デー タライン6-1~6-M/2に第i番目の表示ラインの 偶数ラインデータを印加し、第i番目の表示ラインの偶 数番目の画素電極1(i, k+1)に映像信号が印加さ れる。次に、走査ライン8-x+1及び8-x+2を選 択電圧とすると共に、データライン $6-1\sim6-M/2$ に第i+1番目の表示ラインの偶数ラインデータを印加 し、第 i + 1番目の表示ラインの偶数番目の画素電極1 (i+1, k+1) に映像信号が印加される。次に、走 査ライン8-x+1を選択電圧とすると共に、データラ イン6-1~6-M/2に第i+1番目の表示ラインの 奇数ラインデータを印加し、第 i + 1 番目の表示ライン の奇数番目の画素電極1 (i+1, k) に映像信号が印 加される。更に、走査ライン8-xを選択電圧とすると 共に、データライン6-1~6-M/2に第i番目の表 示ラインの奇数ラインデータを印加し、第i番目の表示 30 ラインの奇数番目の画素電極1 (i, k) に映像信号が 印加される。

【0077】本発明の第25の特徴のアクティブマトリクス型液晶表示装置では、第21、第22、第23、または第24の特徴のアクティブマトリクス型液晶表示装置において、図11(1)に示す如く、第1、第2、第3及びまたは第4のTFTゲートF1、F2、F3、及びまたはF4を、2個のTFTゲートを並列接続して構成する。

【0078】図11(2)に示す如く、先ず、走査ライン8-x及び8-x+1(xは表示ラインをiとすると、3 i/2以下の最大の整数)を選択電圧とすると共に、データライン6-1~6-M/2に第i番目の表示ラインの偶数ラインデータを印加し、第i番目の表示ラインの偶数番目の画素電極1(i, k+1)に映像信号が印加される。次に、走査ライン8-x+1及び8-x+2を選択電圧とすると共に、データライン6-1~6-M/2に第i+1番目の表示ラインの偶数ラインデータを印加し、第i+1番目の表示ラインの偶数番目の画素電極1(i+1, k+1)に映像信号が印加される。

32

次に、走査ライン8-x+1を選択電圧とすると共に、データライン6- $1\sim6-M/2$ に第 i 番目の表示ラインの奇数ラインデータを印加し、第 i 番目の表示ラインの奇数番目の画素電極1 (i,k) に映像信号が印加される。更に、走査ライン8-x+2 を選択電圧とすると共に、データライン $6-1\sim6-M/2$ に第 i+1 番目の表示ラインの奇数ラインデータを印加し、第 i+1 番目の表示ラインの奇数番目の画素電極1 (i+1,k) に映像信号が印加される。

「【0079】これにより、TFTゲートの冗長構成になりながら、並列につながれたTFTゲートに欠陥が無い場合には、より大きな電流を液晶セルに供給できるので、高速な駆動が可能となる。

【0080】本発明の第26の特徴のアクティブマトリクス型液晶表示装置では、第21、第22、第23、第24、または第25の特徴のアクティブマトリクス型液晶表示装置において、カラー表示を行なう場合には、画素電極1(i,j)(i=1 \sim N,j=1 \sim M)として、横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1カラー画素を構成する。

【0081】更に、本発明の第27の特徴のアクティブマトリクス型液晶表示装置の駆動回路では、図29に示す如く、制御手段16によって、第 i 番目 ($i=1\sim2$ Nまたは2N+2)の走査ライン8-x及び第x+1番目の走査ライン8-x+1の双方が同時に選択された第 i 番目の表示ライン上の画素電極1(i,j)(j=1 \sim M)に表示データを印加するようデータ電極ドライバ2を制御する。

[0082]

【実施例】次に、本発明に係る実施例を図面に基づいて 説明する。

第1実施例

図12に本発明の第1実施例に係るアクティブマトリクス型液晶表示装置及びその駆動回路の構成図を示す。

【0083】本実施例のアクティブマトリクス型液晶表 示装置の駆動回路では、図1に示すような構成のアクテ ィブマトリクス型液晶表示パネル1を駆動対象としてい る。即ち、画素電極をM×N(M, Nは任意の正整数) のマトリクス状に配置して、2N本の走査ライン8-1 40 ~8 −2 Nの内、走査方向の1表示ラインに対して走査 ラインを2本ずつ割り当て、M/2本のデータライン6 - 1 ~ 6 -M/ 2 の内、任意のデータライン 6 - j に接 続される第1のTFTゲートG1及び第2のTFTゲー トG2を、1表示ラインに対して割り当てられた2本の 走査ライン8-i及び8-i+1 (i=1~2N) に独 立に接続して、2個の表示画素を構成し、カラー表示を 行なう場合には、画素電極1 (i, j) (i=1~N, j=1~M)として、横方向に赤画素電極R、緑画素電 極G、及び青画素電極Bを順に配列して1カラー画素を 50 構成するものである。

【0084】本実施例では、その一例として、1120×780のカラー画素(画素数:1120×3×780)を備えるアクティブマトリクス型液晶表示パネル1を駆動対象としている。

【0085】このような構成のアクティブマトリクス型 液晶表示パネル1を駆動する駆動回路として、本実施例 では図12に示す構成を取る。即ち、駆動回路はデータ電極ドライバ2及び3、走査電極ドライバ4、データ処理回路15、並びにタイミング発生回路16から構成されている。

【0086】データ電極ドライバ2及び3は、それぞれデータライン6-1~6-1680の奇数番目及び偶数番目のデータラインを駆動し、それぞれ840出力を備える。

【0087】走査電極ドライバ4は、走査ライン8-1~8-1560を駆動し、1560 (=780×2)出力を備える。データ処理回路15は、データ信号Rdata、Gdata、及びBdataをデータ電極ドライバ2及び3に必要なタイミングに変換する回路であり、1走査ライン分の表示データを、奇数番目の画素電極に対応した奇数ラインデータと、偶数番目の画素電極に対応した偶数ラインデータとに分割して出力する。

【0088】タイミング発生回路16は、水平同期信号 Hsync及び垂直同期信号Vsyncから、走査ドライバ制御信号Sconを出力して、任意の表示ラインに対する2本の走査ライン8-i及び8-i+1(i=1~1559の奇数)を1水平走査期間内に時分割に駆動するよう走査電極ドライバ4を制御し、また、データドライバ制御信号Dconを出力して、一方の走査ライン8-iの駆動期間中はデータライン6-1~6-1679(奇数)に奇数ラインデータを、他方の走査ライン8-i+1の駆動期間中はデータライン6-1~6-1680(偶数)に偶数ラインデータを印加するようデータ電極ドライバ2及び3を制御する。

【0089】図13及び14に、本実施例の駆動回路の動作を説明するタイミングチャートを示す。同図に示すように、本実施例では、1ライン分の表示データを奇数ラインデータ及び偶数ラインデータに分割して、1水平期間に時分割で書き込む。また、これに同期して走査電極ドライバ4から走査電圧を出力する。つまり、1ライン(奇数)データに対して1走査ライン目、1ライン(偶数)データに対して2走査ライン目にそれぞれ走査電圧を出力する。これを繰り返し行なって、1フレーム期間(1垂直期間)で1560本の走査ラインを駆動する。

第2実施例

図12に本発明の第2実施例に係るアクティブマトリクス型液晶表示装置及びその駆動回路の構成図を示す。第2実施例の構成は第1実施例の構成と同等である。

【0090】即ち、図1の構成を有するアクティブマト

34

リクス型液晶表示パネル1を駆動する駆動回路として、 データ電極ドライバ2及び3、走査電極ドライバ4、データ処理回路15、並びにタイミング発生回路16から 構成されている。

【0091】データ電極ドライバ2及び3、走査電極ドライバ4、並びにデータ処理回路15の機能は、第1実施例と同等である。タイミング発生回路16は、1垂直走査期間を第1の期間(奇数フレーム)及び第2の期間(偶数フレーム)に分け、奇数フレームでは、データラインを印加して、各表示ラインに対して一方の走査ライン8ーi(i=1~1559の奇数)のみを順に駆動し、偶数フレームでは、データライン6-1~6-1680(偶数)に偶数ラインデータを印加して、各表示ラインに対して他方の走査ライン8ーi+1のみを順に駆動するように、水平同期信号Hsync及び垂直同期信号Vsyncから、走査ドライバ制御信号Scon及びデータドライバ制御信号Dconを出力して、データ電極ドライバ2及び3、並びに走査電極ドライバ4を制御する。

【0092】図15及び16に、本実施例の駆動回路の動作を説明するタイミングチャートを示す。同図に示すように、本実施例では、先ず奇数フレームでは、1ライン分の表示データの内、奇数ラインデータのデータを1水平期間に書き込み、これに同期して奇数ラインの走査電極ドライバ4から走査電圧を出力する。そして次の偶数フレームでは、1ライン分の表示データの内、偶数ラインデータを1水平期間に書き込み、これに同期して走査電極ドライバ4から走査電圧を出力する。つまり、1フレーム期間(奇数フレーム)で780本(奇数走査ライン)、次のフレーム期間(偶数フレーム)で780本(偶数走査ライン)の走査を行なう、所謂インタレース走査を行なう。

【0093】以上のように、第1及び第2の実施例では、アクティブマトリクス回路構成において、走査方向の1表示ラインを2本の走査ライン(ゲートバス)で構成すると共に、同一のデータラインに接続された2個のTFTゲートG1及びG2を2本の走査ラインに独立に接続して、2個の表示画素を構成し、カラー表示を行なう場合には、横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1カラー画素を構成し、2本の走査ラインを時分割で駆動して表示を行なう。

【0094】これにより、図17に示すように、駆動回路数が走査電極側で2倍になるものの、データ電極側で2分の1になり、全体として約4分の3になる。回路コストは現状の技術ではデータ電極側:走査電極側=3:1であるため、全体としてコストの低減率は約5分の3となる。また、接続ピッチは、走査電極側で2分の1になるものの、データ電極側で2倍になる。OA用途の表示パネルでは画素構成が縦ストライプであるため、画素

ピッチは例えばデータ電極側で0.1 mm、走査電極側で0.3 mmとなり、走査側が2分の1となっても特に接続の歩留りが低下することはない。

第3実施例

図18に本発明の第3実施例に係るアクティブマトリクス型液晶表示装置及びその駆動回路の構成図を示す。

【0095】本実施例のアクティブマトリクス型液晶表 示装置の駆動回路では、図2に示すような構成のアクテ ィブマトリクス型液晶表示パネル1を駆動対象としてい る。即ち、画素電極をM×N (M, Nは任意の正整数) のマトリクス状に配置して、2 N本の走査ラインの内、 走査方向の1表示ラインに対して第1走査ライン8-1 ~8-N及び第2走査ライン9-1~9-Nの2本ずつ 割り当て、各表示ラインにおいて、M本のデータライン $6-1\sim6-M$ の内、任意のデータライン6-iに第1 のTFTゲートT1及び第2のTFTゲートT2を直列 に接続すると共に、各TFTゲートT1及びT2をそれ ぞれ第1走査ライン8-1~8-N及び第2走査ライン $9-1\sim9-N$ に独立に接続して、1個の表示画素を構 成し、カラー表示を行なう場合には、画素電極1(i, j) ($i=1\sim N$, $j=1\sim M$) として、横方向に赤画 素電極R、緑画素電極G、及び青画素電極Bを順に配列 して1カラー画素を構成するものである。

【0096】例えば、図19に示すように、走査方向に N=16本の表示ラインを持つ表示パネルにおいては、 16×2 本の走査ラインを第1走査ライン8-1~8-16及び第2走査ライン9-1~9-16とし、それぞ れルートN本=4本ずつのグループ ($10-1\sim 10-4$ 及び $11-1\sim 11-4$) に分けられて、各グループ は共通接続される。

【0097】このアクティブマトリクス型液晶表示装置においては、第1走査ライン8-1~8-Nのグループの1つと第2走査ライン9-1~9-Nのグループの1つが時分割に選択され、第1走査ライン8-i及び第2走査ライン9-iの双方が同時に選択された表示ライン上の画素電極1(i, j)(j=1~M)に表示データを書き込み、線順次走査して表示する。

【0098】本実施例では、その一例として、640×400のカラー画素(画素数6420×3×400)を備えるアクティブマトリクス型液晶表示パネル1を駆動対象としている。

【0099】このような構成のアクティブマトリクス型 液晶表示パネル1を駆動する駆動回路として、本実施例では図18に示す構成を取る。即ち、駆動回路はデータ電極ドライバ2及び3、走査電極ドライバ4及び5、データ処理回路15、並びにタイミング発生回路16から構成されている。

【0100】第1走査電極ドライバ4は、第1走査ライン8-1~8-400の各グループ10-1~10-20を駆動し、第2走査電極ドライバ5は、第2走査ライ

36 ン9-1~9-200の各グループ11-1~11-2 0を駆動する。

【0101】データ電極ドライバ2及び3は、それぞれデータライン6-1~6-1920の奇数番目及び偶数番目のデータラインを駆動し、それぞれ960出力を備える。

【0102】データ処理回路15は、データ信号Rdata、Gdata、及びBdataをデータ電極ドライバ2及び3に必要なタイミングに変換する回路であり、1走査ライン分の表示データを、奇数番目の画素電極に対応した奇数ラインデータと、偶数番目の画素電極に対応した偶数ラインデータとに分割して出力する。

【0103】タイミング発生回路16は、水平同期信号 Hsync及び垂直同期信号Vsyncから、走査ドライバ制御信号Scon及びデータドライバ制御信号Dconを出力して、第1走査ラインのグループ10-1~10-20の1つと第2走査ラインのグループ11-1~11-20の1つが時分割に駆動するよう第1走査電極ドライバ4及び第2走査電極ドライバ5を制御し、第1走査ライン8-i及び第2走査ライン9-iの双方が同時に選択された表示ライン上の画素電極1(i,j)(j=1~1920)に表示データを印加するようデータ電極ドライバ2及び3を制御する。

【0104】本実施例の動作原理を、表示ラインが16本の場合(図19)を例に説明する。例えば走査電極ドライバ4の出力ドライバDalと走査電極ドライバ5の出力ドライバDblから駆動電圧を出力することにより、走査ライングループ10-1及び11-1に駆動電圧が印加される。その結果、1ライン目の表示ラインでは、上下2個のTFTゲートT1及びT2が共にオンになり画素電極にデータ信号が書き込まれるが、2、3、4ライン目の表示ラインではTFTゲートT1のみがオン、5、9、13ライン目の表示ラインではTFTゲートT2のみがオンになるため、その他の表示ラインの画素電極にはデータ信号は書き込まれない。つまり、2個のTFTゲートT1及びT2が同時にオンになる時のみ書き込みが行なわれる。

【0105】図20に、表示ラインが16本の場合の動作を説明するタイミングチャートを示す。同図に示すように、走査電極ドライバ4の出力ドライバDa1~Da4と走査電極ドライバ5の出力ドライバDb1~Db4から駆動電圧出力が同時にオンになるタイミングで1本の表示ラインが選択されて、1~16ラインまで線順次で走査される。

【0106】以上のように、本実施例の走査側の表示ライン数が400本の場合には、20個の出力ドライバを備える2個の走査電極ドライバ4及び5を構成すればよく、出力ドライバ数を大幅に低減できる。

【0107】また、図21に示すように、本実施例の実 50 装として、共通接続する第1走査ライン8-1~8-N

40

及び第2走査ライン9-1~9-Nの配線を、表示パネル1の基板上に設けた場合には、表示パネル基板と駆動回路(例えばTAB-IC)の接続点数を大幅に減らすことができる。

【0108】更に、図22に示すように、本実施例の実装として、共通接続する第1走査ライン8-1~8-N及び第2走査ライン9-1~9-Nの配線を、駆動回路基板上(例えばFPC:フレキシブルプリント回路基板)に設けた場合には、表示パネル基板内部での配線クロスオーバーが無くなり、表示パネルの歩留りが向上する。

第4実施例

図23に本発明の第4実施例に係るアクティブマトリクス型液晶表示装置及びその駆動回路の構成図を示す。

【0109】本実施例のアクティブマトリクス型液晶表 示装置の駆動回路では、図3に示すような構成のアクテ ィブマトリクス型液晶表示パネル1を駆動対象としてい る。即ち、画素電極をM×N (M, Nは任意の正整数) のマトリクス状に配置して、N+1本の走査ライン8- $1 \sim 8 - N + 1$ の内、走査方向の1表示ラインに対して 2本ずつ割り当て、各表示ラインにおいて、M本のデー タライン $6-1\sim6-M$ の内、任意のデータライン6jに第1のTFTゲートQ1及び第2のTFTゲートQ 2を直列に接続すると共に、各TFTゲートQ1及びQ 2をそれぞれ1表示ラインに対して割り当てられた2本 の走杳ライン8-i及び走杳ライン8-i+1に独立に 接続して、1個の表示画素を構成し、カラー表示を行な う場合には、画素電極1 (i, j) (i=1~N, j= 1~M) として、横方向に赤画素電極R、緑画素電極 G、及び青画素電極Bを順に配列して1カラー画素を構 成するものである。

【0110】本実施例では、その一例として、8×16の画素電極を備えるアクティブマトリクス型液晶表示パネル1を駆動対象としている。このような構成のアクティブマトリクス型液晶表示パネル1を駆動する駆動回路として、本実施例では図23に示す構成を取る。即ち、駆動回路はデータ電極ドライバ2、走査電極ドライバ4、データ処理回路15、及びタイミング発生回路16から構成されている。

【0111】走査電極ドライバ4は、走査ライン8-1 \sim 8-17をドライバ出力10-1 \sim 10-8で駆動する。つまり、8個のドライバ出力10-1 \sim 10-8を備え、走査ライン8-1 \sim 8-17の奇数番目に対しては、ドライバ出力の奇数番目の出力10-1,10-3,10-5,10-7を順に接続し、走査ライン8-1 \sim 8-17の偶数番目に対しては、ドライバ出力の偶数番目の出力10-2,10-4,10-6,10-8を1周期毎に2つずらしながら、即ち、10-1,10-2,…,10-8,10-5,10-2,10-7,10-4,

10-1と接続する。

【0112】データ電極ドライバ2は、データライン6 -1~6-8を駆動する。データ処理回路15は、データ信号Rdata、Gdata、及びBdataをデータ電極ドライバ2に必要なタイミングに変換する回路である。

38

【0113】タイミング発生回路16は、水平同期信号 Hsync及び垂直同期信号Vsyncから、走査ドライバ制御信号Scon及びデータドライバ制御信号Dconを出力して、第 i 番目($i=1\sim1$ 6)の走査ライン8-i及び第 i+1番目の走査ライン8-i+1の双方が同時に選択された第 i 番目の表示ライン上の画素電極1(i,j)($j=1\sim8$)に表示データを印加するよう制御する。

【0114】図24に本実施例の動作を説明するタイミングチャートを示す。本実施例では、上述のようなドライバ出力 $10-1\sim10-8$ と走査ライン $8-1\sim8-1$ 7の接続関係とすることにより、隣接する走査ラインに印加されるドライバ出力 $10-1\sim10-8$ が同じ組み合わせになることを防止することができ、図24に示すように、第1番目から第16番目の表示ラインを順に駆動させていく。

【0115】また、走査電極ドライバ4が16個のドライバ出力10-1~10-16を備える場合には、奇数番目のドライバ出力は同じ順番で4回ずつ接続し、偶数番目の出力ドライバは2つずつ順番をずらしながら4回ずつ走査電極に接続することで、容易に64行の表示ラインを備える表示パネルを駆動することができる。但し、偶数番目のドライバ出力を6つずつずらしながら接続してもよいし、また不規則な接続をしてもよい。

【0116】以上のように本実施例によれば、例えば、400本の表示ラインに対して $2\times20=40$ 個のドライバ出力を備える走査電極ドライバ4を構成すればよく、ドライバ出力数を10分の1と大幅に低減でき、アクティブマトリクス型液晶表示装置の低コスト化が実現できる。

第5実施例

図25に本発明の第5実施例に係るアクティブマトリクス型液晶表示装置及びその駆動回路の構成図を示す。

0 【0117】本実施例のアクティブマトリクス型液晶表示装置の駆動回路では、第4実施例と同様に、図3に示すような構成のアクティブマトリクス型液晶表示パネル1を駆動対象としている。

【0118】本実施例では、その一例として、8×21の画素電極を備えるアクティブマトリクス型液晶表示パネル1を駆動対象としている。このような構成のアクティブマトリクス型液晶表示パネル1を駆動する駆動回路として、本実施例では図25に示す構成を取る。即ち、駆動回路はデータ電極ドライバ2、走査電極ドライバ

50 4、データ処理回路15、及びタイミング発生回路16

から構成されている。

【0119】 走査電極ドライバ4は、走査ライン8-1 \sim 8-22をドライバ出力10-1 \sim 10-7で駆動する。つまり、7個のドライバ出力10-1 \sim 10-7を備え、走査ライン8-1 \sim 8-22に対して、第 i 番目 ($i=1\sim21$) の走査ライン8-i 及び第 i+1 番目 の走査ライン8-i+1に7個のドライバ出力から異なる2出力の組み合わせの内、1つずつが接続されている。

【0120】データ電極ドライバ2は、データライン6 -1~6-8を駆動する。データ処理回路15は、データ信号Rdata、Gdata、及びBdataをデータ電極ドライバ2に必要なタイミングに変換する回路である。

【0121】タイミング発生回路16は、水平同期信号 Hsync及び垂直同期信号Vsyncから、走査ドライバ制御信号Scon及びデータドライバ制御信号Dconを出力して、第i番目($i=1\sim21$)の走査ライン8-i及び第i+1番目の走査ライン8-i+1の双方が同時に選択された第i番目の表示ライン上の画素電極1(i,j)($j=1\sim8$)に表示データを印加するよう制御する。

【0122】図26に本実施例の動作を説明するタイミングチャートを示す。本実施例では、上述のようなドライバ出力 $10-1\sim10-7$ と走査ライン $8-1\sim8-22$ の接続関係とすることにより、隣接する走査ラインに印加されるドライバ出力 $10-1\sim10-7$ が同じ組み合わせになることを防止することができ、図26に示すように、第1番目から第21番目の表示ラインを順に駆動させていく。

【0123】以上のように本実施例によれば、例えば31個のドライバ出力を備える走査電極ドライバ4により、465本の表示ラインを駆動することができ、ドライバ出力数を大幅に低減できるので、アクティブマトリクス型液晶表示装置の低コスト化が実現できる。更に、表示ライン数が2倍となった場合でも必要なドライバ出力数は1.5倍以下にしか増加せず、特に高精細表示でコスト低減の効果が大きい。

【0124】尚、第4及び第5実施例では、全ての行の 画素電極に2つのTFTゲートQ1及びQ2を設けてい 40 るが、従来または他の実施例のアクティブマトリクス型 液晶表示装置の構成としてもよく、また、2つのTFT ゲートQ1及びQ2のどちらを上下の走査ラインに接続 するかは、基本的な動作には影響しない。

第6 実施例

図27に本発明の第6実施例に係るアクティブマトリクス型液晶表示装置及びその駆動回路の構成図を示す。

【0125】本実施例のアクティブマトリクス型液晶表示装置の駆動回路では、図4に示すような構成のアクティブマトリクス型液晶表示パネル1を駆動対象としてい 50

40

る。即ち、画素電極をM×N(M、Nは任意の正整数)のマトリクス状に配置して、N+1本の走査ライン8-1~8-N+1の内、走査方向の1表示ラインに対して走査ラインを2本ずつ割り当て、M/2本のデータライン6-1~6-M/2の内、任意のデータライン6-」に接続される第1のTFTゲートP1及び第2のTFTゲートP2を、1表示ラインに対して割り当てられた2本の走査ライン8-i及び8-i+1(i=1~N)に独立に接続し、またデータライン6-jに接続される第3のTFTゲートP3を、走査ライン8-iに独立に接続して、2個の表示画素を構成し、カラー表示を行なう場合には、画素電極1(i,j)(i=1~N,j=1~M)として、横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1カラー画素を構成するものである。

【0126】このような構成のアクティブマトリクス型 液晶表示パネル1を駆動する駆動回路として、本実施例では図27に示す構成を取る。即ち、駆動回路はデータ電極ドライバ2、第1走査電極ドライバ4、第2走査電極ドライバ5、データ処理回路15、及びタイミング発生回路16から構成されている。

【0127】第1走査電極ドライバ4は走査ライン8-1~8-N+1の内奇数番目を、第2走査電極ドライバ5は走査ライン8-1~8-N+1の内偶数番目をそれぞれ駆動する。第1走査電極ドライバ4及び第2走査電極ドライバ5の内部構成は、タイミング発生回路16の制御の下、第1走査電極ドライバ4及び第2走査電極ドライバ5の出力イネーブル制御により、偶数番目或いは奇数番目の走査ライン8-iを強制的に非選択電圧にするシフトレジスタを備えた一般的な構成である。

【0128】データ電極ドライバ2は、データライン6 -1~6-M/2を駆動する。データ処理回路15は、 データ信号Rdata、Gdata、及びBdataを データ電極ドライバ2に必要なタイミングに変換する回 路であり、1走査ライン分の表示データを、奇数番目の 画素電極に対応した奇数ラインデータと、偶数番目の画 素電極に対応した偶数ラインデータとに分割して出力す る。

【0129】タイミング発生回路16は、水平同期信号Hsync及び垂直同期信号Vsyncから、第1走査ドライバ制御信号Scon1、第2走査ドライバ制御信号Scon2、及びデータドライバ制御信号Dconを出力して、所定のタイミングで、第i番目の走査ライン8ーi及び第i+1番目の走査ライン8ーiに選択電圧を印加し、次のタイミングで、第i番目の走査ライン8ーiに選択電圧をそれぞれ印加し、更に次のタイミングで、第i番目の走査ライン8ーi中1に非選択電圧をそれぞれ印加し、更に次のタイミングで、第i番目の走査ライン8ーiで、第i番目の走査ライン8ーiで、第i番目の走査ライン8ーiに非選択電圧を印加するという一連の動作を、iの昇順に繰り返すよう制御する。

30

【0130】つまり、第i番目の走査ライン8-i及び 第i+1番目の走査ライン8-i+1に選択電圧を印加 することにより、第1~第3のTFTゲートP1~P3 は全て導通状態となり、この時データライン6-1~6 -M/2には、奇数番目の画素電極に対応した奇数ライ ンデータが印加される。次に、第 i 番目の走査ライン8 - i に選択電圧を、第 i + 1 番目の走査ライン8 - i + 1に非選択電圧をそれぞれ印加することにより、第2の TFTゲートP2は非導通状態となり、これに接続され た画素電極の電圧は液晶セルの容量によって保持され る。この時、第3のTFTゲートP3は導通状態を保っ ており、ここでデータライン6-1~6-M/2には、 偶数番目の画素電極に対応した偶数ラインデータが印加 されているので、この電圧が新たに画素電極に印加され る。次に、第i番目の走査ライン8-iに非選択電圧を 印加することにより、第1及び第2のTFTゲートP1 及びP3は非導通状態となり、第3のTFTゲートに接 続された画素電極の電圧はその画素の液晶セルの容量に よりやはり保持され、次の書き込みまで液晶セルの印加 電圧が保たれる。

【0131】図28に、本実施例の駆動回路の動作を説明するタイミングチャートを示す。タイミング発生回路16からの第1走査ドライバ制御信号Scon1及び第2走査ドライバ制御信号Scon2には、シフト入力S11及びSI2と出力イネーブル信号OE1及びOE2があり、これら制御信号により、同図に示すような走査ライン8-1~8-N+1の電圧波形を生成して、各表示ラインの奇数ドット及び偶数ドットの液晶セルに順次電圧を印加して行く。

【0132】以上のように本実施例によれば、表示ライン上の2個の画素電極がTFTゲートP1~P3を介して1本のデータライン6-jに接続されており、データラインを従来の半分とし、データ電極ドライバ2のドライバ出力数も半分にすることができ、回路コストを低減することができる。

【0133】また、本実施例の変形例として以下のような構成が考えられる。

(1) アクティブマトリクス型液晶表示装置の構成を、図5 (1) に示す構成とする。即ち、第2のTFTゲートP2を第 i 番目の走査ライン8 -i に、第1のTFTゲートP1を第 i + 1番目の走査ライン8 -i + 1にそれぞれ接続した構成である。

(2) アクティブマトリクス型液晶表示装置の構成を、図5 (2) に示す如く、第1のTFTトランジスタP1または第2のTFTトランジスタP2を、走査ライン8ーi上に構成する。この構成でもデータライン6-1~6-M/2に印加する電圧のタイミングが多少異なるのみで、上記実施例と同様の動作が行なえ、更にTFTゲートを構成する面積を小さくすることができ、画素電極を大きくとれる効果がある。

42

(3) アクティブマトリクス型液晶表示装置の構成を、図5 (3) に示す如く、第3のTFTトランジスタP3と画素電極1 (i, k+1) または1 (i, h+1) の間に、制御端子を第i番目の走査ライン8-iに接続した第4のTFTゲートP4を構成する。この構成によれば、全ての画素電極に対して2つのTFTゲートが接続されることになり、書き込みの特性を均一にすることができる。

(4)以上の実施例及びその変形例において、走査ライン上の奇数番目の画素電極と偶数番目の画素電極を逆にして、アクティブマトリクス型液晶表示装置を構成する。

(5) 1つの表示パネル内で、以上の実施例並びに変形例の構成を混在させる、或いは、従来の1画素電極に対して1個のTFTゲートの構成と混在させる。

第7実施例

図29に本発明の第7実施例に係るアクティブマトリクス型液晶表示装置及びその駆動回路の構成図を示す。

【0134】本実施例のアクティブマトリクス型液晶表 示装置の駆動回路では、図7 (1) に示すような構成の アクティブマトリクス型液晶表示パネル1を駆動対象と している。即ち、画素電極をM×2Nまたは2N+1 (M, Nは任意の正整数) のマトリクス状に配置して、 3Nまたは3N+2本の走査ライン8-1~8-3Nま たは3N+2の内、走査方向の第i番目 (i=2Nまた は2N+1の奇数)の表示ラインに対して走査ライン8 -x及び8-x+1 (xは3 i/2以下の最大の整数) を割り当て、M/2本のデータライン6-1~6-M/ 2の内、任意のデータライン6-jに接続される第1の TFTゲートF1及び第2のTFTゲートF2を、それ ぞれ走査ライン8-x及び8-x+1に独立に接続し、 また、走査方向の第 i + 1 番目の表示ラインに対して走 査ライン8-x+1及び8-x+2を割り当て、任意の データライン6-jに接続される第3のTFTゲートF 3及び第4のTFTゲートF4を、それぞれ走査ライン 8-x+2及び8-x+1に独立に接続して、4個の表 示画素を構成し、カラー表示を行なう場合には、画素電 極1 (i, j) (i=1~2Nまたは2N+1, j=1 ~M) として、横方向に赤画素電極R、緑画素電極G、 及び青画素電極Bを順に配列して1カラー画素を構成す るものである。

【0135】このような構成のアクティブマトリクス型 液晶表示パネル1を駆動する駆動回路として、本実施例では図27に示す構成を取る。即ち、駆動回路はデータ電極ドライバ2、走査電極ドライバ4、データ処理回路 15、及びタイミング発生回路16から構成されている。

【0136】走査電極ドライバ4は走査ライン8-1~8-3Nまたは3N+2を駆動する。データ電極ドライが2は、データライン6-1~6-M/2を駆動する。

【0137】データ処理回路15は、データ信号Rdata、Gdata、及びBdataをデータ電極ドライバ2に必要なタイミングに変換する回路であり、1走査ライン分の表示データを、奇数番目の画素電極に対応した奇数ラインデータと、偶数番目の画素電極に対応した偶数ラインデータとに分割して出力する。

【0138】タイミング発生回路16は、水平同期信号Hsync及び垂直同期信号Vsyncから、走査ドライバ制御信号Scon及びデータドライバ制御信号Dconを出力して、第×番目($x=1\sim3$ N、xは表示ラインをi番目とし、3i/2以下の最大の整数)の走査ライン8-x及び第x+1番目の走査ライン8-x+1の双方が同時に選択された第i番目の表示ライン上の画素電極1(i,j)($j=1\sim$ M)に表示データを印加するよう制御する。

【0139】図7(2)に示すタイミングチャートを参 照して本実施例の駆動回路の動作を説明する。先ず、走 査ライン8−x及び8−x+1を選択電圧とすると共 に、データライン $6-1\sim6-M/2$ に第 i 番目の表示 ラインの奇数ラインデータを印加し、第i番目の表示ラ インの奇数番目の画素電極1 (i, k) に映像信号が印 加される。次に、走査ライン8-x+1及び8-x+2を選択電圧とすると共に、データライン6-1~6-M / 2 に第 i + 1 番目の表示ラインの奇数ラインデータを 印加し、第i+1番目の表示ラインの奇数番目の画素電 極1(i+1,k)に映像信号が印加される。次に、走 査ライン8-x+2を選択電圧とすると共に、データラ イン $6-1\sim6-M/2$ に第i+1番目の表示ラインの 偶数ラインデータを印加し、第i+1番目の表示ライン の偶数番目の画素電極1 (i+1, k+1) に映像信号 が印加される。更に、走査ライン8-xを選択電圧とす ると共に、データライン6-1~6-M/2に第 i 番目 の表示ラインの偶数ラインデータを印加し、第i番目の 表示ラインの偶数番目の画素電極1(i,k+1)に映 像信号が印加される。

【0140】以上のように本実施例によれば、表示ライン上の4個の画素電極がTFTゲートF1~F4を介して1本のデータライン6一jに接続されており、データラインを従来の半分とし、データ電極ドライバ2のドライバ出力数も半分にすることができ、回路コストを低減 40 することができる。

【0141】尚、アクティブマトリクス型液晶表示装置を、データライン6-jに対して左右対象とした構成でも、走査ライン8-x+1に対して上下対象とした構成でも、同様な制御方法により駆動できる。また、図7(2)とは異なる電圧波形により、画素電極1(i,k)、1(i,k+1)、1(i+1,k)、及び1(i+1,k+1) の駆動順序を変更することも可能である。

【0142】また、本実施例の変形例として以下のよう

44

な構成が考えられる。

(1) 第1の変形例

アクティブマトリクス型液晶表示装置を、図8(1)に 示す如く、画素電極をM×2Nまたは2N+1(M, N は任意の正整数)のマトリクス状に配置して、3Nまた は3N+2本の走査ライン8-1~8-3Nまたは3N +2の内、走査方向の第i番目(i=1~2Nまたは2 N+1の奇数)の表示ラインに対して、走査ライン8x 及び8-x+1 (xは3 i / 2以下の最大の整数) を 割り当て、M/2本のデータライン6-1~6-M/2 の内、任意のデータライン6 - j に接続される第1のT FTゲートF1及び第2のTFTゲートF2を、それぞ れ走査ライン8-x及び8-x+1に独立に接続し、ま た、走査方向の第 i + 1 番目の表示ラインに対して走査 ライン8-x+1及び8-x+2を割り当て、任意のデ ータライン6-jに接続される第3のTFTゲートF3 及び第4のTFTゲートF4を、それぞれ走査ライン8 -x+1及び8-x+2に独立に接続して、4個の表示 画素を構成する。

【0143】図8(2)に示すタイミングチャートを参 照して動作を説明する。先ず、走査ライン8-x及び8 -x+1を選択電圧とすると共に、データライン 6-1~6-M/2に第 i 番目の表示ラインの奇数ラインデー タを印加し、第i番目の表示ラインの奇数番目の画素電 極1(i,k)に映像信号が印加される。次に、走査ラ イン8-x+1及び8-x+2を選択電圧とすると共 に、データライン6-1~6-M/2に第i+1番目の 表示ラインの奇数ラインデータを印加し、第i+1番目 の表示ラインの奇数番目の画素電極1 (i+1, k) に 映像信号が印加される。次に、走査ライン8-xを選択 電圧とすると共に、データライン6-1~6-M/2に 第 i 番目の表示ラインの偶数ラインデータを印加し、第 i番目の表示ラインの偶数番目の画素電極1 (i, k+ 1) に映像信号が印加される。更に、走査ライン8-x +1を選択電圧とすると共に、データライン6-1~6 -M/2に第i+1番目の表示ラインの偶数ラインデー タを印加し、第 i + 1 番目の表示ラインの偶数番目の画 素電極1(i+1,k+1)に映像信号が印加される。 【0144】尚、アクティブマトリクス型液晶表示装置 を、データライン6-jに対して左右対象とした構成で も、同様な制御方法により駆動できる。また、図8 (2) とは異なる電圧波形により、画素電極1 (i, k)、1 (i, k+1)、1 (i+1, k)、及び1

(2) 第2の変形例

アクティブマトリクス型液晶表示装置を、図9(1)に 示す如く、画素電極をM×2Nまたは2N+1(M,N は任意の正整数)のマトリクス状に配置して、3Nまた 50 は3N+2本の走査ライン8-1~8-3Nまたは3N

(i+1, k+1) の駆動順序を変更することも可能で

+2の内、走査方向の第i番目(i=1~2Nまたは2 N+1の奇数) の表示ラインに対して走査ライン8-x 及び8-x+1 (xは3i/2以下の最大の整数)を割 り当て、M/2本のデータライン $6-1\sim6-M/2$ の 内、任意のデータライン6-jと奇数番目の画素電極1 (i, k) 間で走査ライン8-xに第1のTFTゲート F1を、奇数番目の画素電極1 (i, k) と偶数番目の 画素電極1 (i, k+1) 間で走査ライン8-x+1に 第2のTFTゲートF2を、それぞれ独立に接続し、ま た、走査方向の第 i + 1 番目の表示ラインに対して走査 ライン8-x+1及び8-x+2を割り当て、任意のデ ータライン6-jと奇数番目の画素電極1 (i+1, k) 間で走査ライン8-x+2に第3のTFTゲートF 3を、奇数番目の画素電極1 (i+1, k) と偶数番目 の画素電極1 (i+1, k+1) 間で走査ライン8-x +1に第4のTFTゲートF4を、それぞれ独立に接続

して、4個の表示画素を構成する。

【0145】図9(2)に示すタイミングチャートを参照して動作を説明する。先ず、走査ライン8-x及び8-x+1を選択電圧とすると共に、データライン6-120~6-M2に第 i 番目の表示ラインの偶数番目の画素電極1(i, k+1)に映像信号が印加される。次に、走査ライン8-x+1及び8-x+2を選択電圧とすると共に、データライン $6-1\sim 6-M$ 2に第 i +1番目の表示ラインの偶数毎日の画素電極1(i+1番目の表示ラインの偶数ラインデータを印加し、第 i +1番目の表示ラインの偶数毎日の画素電極1(i+1, k+1)に映像信号が印加される。次に、走査ライン8-xを選択電圧とすると共に、データライン $6-1\sim 6-M$ 2に第 i 番目の表示ラインの奇数ラインデータを印加 30 し、第 i 番目の表示ラインの奇数番目の画素電極1(i, k)に映像信号が印加される。更に、走査ライン

(i, k) に映像信号か印加される。更に、定宜フィン8-x+2を選択電圧とすると共に、データライン $6-1\sim 6-M/2$ に第i+1番目の表示ラインの奇数ラインデータを印加し、第i+1番目の表示ラインの奇数番目の画素電極1 (i+1, k) に映像信号が印加される。

【0146】尚、アクティブマトリクス型液晶表示装置を、データライン6-jに対して左右対象とした構成でも、走査ライン8-x+1に対して上下対象とした構成 40 でも、同様な制御方法により駆動できる。また、図 9 (2) とは異なる電圧波形により、画素電極 1 (i, k)、1 (i, k+1)、1 (i+1, k)、及び 1 (i+1, k+1) の駆動順序を変更することも可能である。

(3) 第3の変形例

アクティブマトリクス型液晶表示装置を、図10 (1) に示す如く、画素電極をM×2Nまたは2N+1 (M, Nは任意の正整数) のマトリクス状に配置して、3Nまたは3N+2本の走査ライン8-1~8-3Nまたは3

46

N+2の内、走査方向の第 i 番目 (i=1~2 Nまたは 2N+1の奇数)の表示ラインに対して走査ライン8x及び8-x+1 (xは3i/2以下の最大の整数)を 割り当て、M/2本のデータライン6-1~6-M/2 の内、任意のデータライン6-jと奇数番目の画素電極 1 (i, k) 間で走査ライン8-xに第1のTFTゲー トF1を、奇数番目の画素電極1(i, k)と偶数番目 の画素電極1 (i, k+1) 間で走査ライン8-x+1 に第2のTFTゲートF2を、それぞれ独立に接続し、 また、走査方向の第 i + 1 番目の表示ラインに対して走 査ライン8-x+1及び8-x+2割り当て、任意のデ ータライン6-jと奇数番目の画素電極1 (i+1, k) 間で走査ライン8-x+1に第3のTFTゲートF 3 を、奇数番目の画素電極1 (i+1, k) と偶数番目 の画素電極1 (i+1, k+1) 間で走査ライン8-x +2に第4のTFTゲートF4を、それぞれ独立に接続 して、4個の表示画素を構成する。

【0147】図10(2)に示すタイミングチャートを 参照して動作を説明する。先ず、走査ライン8 - x 及び 8-x+1を選択電圧とすると共に、データライン6-1~6-M/2に第i番目の表示ラインの偶数ラインデ ータを印加し、第i番目の表示ラインの偶数番目の画素 電極1(i,k+1)に映像信号が印加される。次に、 走査ライン8-x+1及び8-x+2を選択電圧とする と共に、データライン6-1~6-M/2に第 i + 1番 目の表示ラインの偶数ラインデータを印加し、第 i + 1 番目の表示ラインの偶数番目の画素電極1 (i+1, k +1) に映像信号が印加される。次に、走査ライン8x+1を選択電圧とすると共に、データライン6-1~ 6-M/2に第i+1番目の表示ラインの奇数ラインデ ータを印加し、第 i + 1 番目の表示ラインの奇数番目の 画素電極1(i+1,k)に映像信号が印加される。更 に、走査ライン8 - x を選択電圧とすると共に、データ ライン6-1~6-M/2に第 i 番目の表示ラインの奇 数ラインデータを印加し、第i番目の表示ラインの奇数 番目の画素電極1 (i, k) に映像信号が印加される。 【0148】尚、アクティブマトリクス型液晶表示装置 を、データライン6-jに対して左右対象とした構成で も、同様な制御方法により駆動できる。また、図10

(2) とは異なる電圧波形により、画素電極1 (i, k)、1 (i, k+1)、1 (i+1, k)、及び1 (i+1, k+1) の駆動順序を変更することも可能である。

(4) 第4の変形例

上記実施例、並びに第1、第2、及び第3の変形例において、図11 (1) に示す如く、第1、第2、第3及びまたは第4のTFTゲートF1、F2、F3、及びまたはF4を、2個のTFTゲートを並列接続して構成する

50 【0149】図11(2)に示すタイミングチャートを

参照して動作を説明する。先ず、走査ライン8-x及び 8-x+1 (x は表示ラインを x 番目とすると、3 i/ 2以下の最大の整数)を選択電圧とすると共に、データ ライン6-1~6-M/2に第i番目の表示ラインの偶 数ラインデータを印加し、第i番目の表示ラインの偶数 番目の画素電極1 (i, k+1) に映像信号が印加され る。次に、走査ライン8-x+1及び8-x+2を選択 電圧とすると共に、データライン6-1~6-M/2に 第i+1番目の表示ラインの偶数ラインデータを印加 し、第 i + 1 番目の表示ラインの偶数番目の画素電極1 (i+1, k+1) に映像信号が印加される。次に、走 査ライン8-x+1を選択電圧とすると共に、データラ イン6-1~6-M/2に第i番目の表示ラインの奇数 ラインデータを印加し、第i番目の表示ラインの奇数番 目の画素電極1 (i, k) に映像信号が印加される。更 に、走査ライン8-x+2を選択電圧とすると共に、デ ータライン6-1~6-M/2に第i+1番目の表示ラ インの奇数ラインデータを印加し、第i+1番目の表示 ラインの奇数番目の画素電極1 (i+1, k)に映像信 号が印加される。

【O150】本変形例では、TFTゲートの冗長構成に なりながら、並列につながれたTFTゲートに欠陥が無 い場合には、より大きな電流を液晶セルに供給できるの で、高速な駆動が可能となる。

【0151】尚、アクティブマトリクス型液晶表示装置 を、データライン6-jに対して左右対象とした構成で も、同様な制御方法により駆動できる。また、図11 (2) とは異なる電圧波形により、画素電極1 (i, k)、1 (i, k+1)、1 (i+1, k)、及び1 (i+1, k+1) の駆動順序を変更することも可能で ある。

[0152]

【発明の効果】以上説明したように、第1、第2、第 3、第4、及び第5の特徴のアクティブマトリクス型液 晶表示装置によれば、アクティブマトリクス回路構成に おいて、走査方向の1表示ラインを2本の走査ラインで 構成すると共に、同一のデータラインに接続された2個 のTFTゲートを2本の走査ラインに独立に接続して、 2個の表示画素を構成し、2本の走査ラインを時分割で 駆動して表示を行なうこととしたので、駆動回路数が走 査電極側で2倍になるものの、データ電極側で2分の1 になり、全体として約4分の3に減少させることがで き、また、接続ピッチをデータ電極側で2倍とすること ができ、結果として、低コストで回路とパネル端子電極 の接続が容易なアクティブマトリクス型液晶表示装置を 提供することができる。

【0153】また、本発明の第1及び第2の特徴のアク ティブマトリクス型液晶表示装置の駆動回路によれば、 制御手段により、任意の表示ラインに対する2本の走査 ラインを1水平走査期間内に時分割に駆動するよう走査 50 配線を、表示パネル基板上に設けることにより、表示パ

48

電極ドライバを制御し、一方の走査ラインの駆動期間中 はデータラインに奇数ラインデータまたは偶数ラインデ ータを、他方の走査ラインの駆動期間中はデータライン に偶数ラインデータまたは奇数ラインデータを印加する ようデータ電極ドライバを制御するか、或いは、1垂直 走査期間を第1の期間及び第2の期間に分け、第1の期 間には、データラインに奇数ラインデータまたは偶数ラ インデータを印加して、各表示ラインに対して一方の走 査ラインのみを順に駆動し、第2の期間には、データラ インに偶数ラインデータまたは奇数ラインデータを印加 して、各表示ラインに対して他方の走査ラインのみを順 に駆動するようデータ電極ドライバ及び走査電極ドライ バを制御することとしたので、駆動回路数を減少させる ことができ、低コストのアクティブマトリクス型液晶表 示装置の駆動回路を提供することができる。

【0154】また、本発明の第6、第7、第8、及び第 9の特徴のアクティブマトリクス型液晶表示装置によれ ば、N×Mのアクティブマトリクス回路構成において、 走査方向の1表示ラインに対して第1走査ライン及び第 2 走査ラインの2本ずつ割り当て、各表示ラインにおい て、任意のデータラインに第1のTFTゲート及び第2 のTFTゲートを直列に接続すると共に、各TFTゲー トがそれぞれ第1走査ライン及び第2走査ラインに独立 に接続して構成し、第1走査ライン及び第2走査ライン を、それぞれルートN本ずつのグループに分けて、各グ ループを共通接続することとし、第1走査ラインのグル ープの1つと第2走査ラインのグループの1つが時分割 に選択され、第1走査ライン及び第2走査ラインの双方 が同時に選択された表示ライン上の画素電極に表示デー タを書き込み、線順次走査して表示することとしたの で、ルートN個の出力ドライバを備える2個の走査電極 ドライバの構成により、出力ドライバ数を大幅に低減で き、低コストなアクティブマトリクス型液晶表示装置を 提供することができる。

【0155】また、本発明の第3の特徴のアクティブマ トリクス型液晶表示装置の駆動回路によれば、制御手段 により、第1走査ラインのグループの1つと第2走査ラ インのグループの1つが時分割に駆動するよう第1走査 電極ドライバ及び第2走査電極ドライバを制御し、第1 走査ライン及び第2走査ラインの双方が同時に選択され た表示ライン上の画素電極に表示データを印加するよう データ電極ドライバを制御することとしたので、走査電 極ドライバの出力ドライバ数を大幅に低減でき、低コス トなアクティブマトリクス型液晶表示装置の駆動回路を 提供することができる。

【0156】本発明の第10の特徴のアクティブマトリ クス型液晶表示装置、及び第4の特徴のアクティブマト リクス型液晶表示装置の駆動回路によれば、共通接続さ れる第1走査ライン及び第2走査ラインの各グループの ネル基板と駆動回路の接続点数を大幅に減らすことができる。

【0157】本発明の第11の特徴のアクティブマトリクス型液晶表示装置、及び第5の特徴のアクティブマトリクス型液晶表示装置の駆動回路によれば、共通接続される第1走査ライン及び第2走査ラインの各グループの配線を、駆動回路基板上に設けることにより、表示パネル基板内部での配線クロスオーバーが無くなり、表示パネルの歩留りが向上する。

【0158】また、本発明の第12及び第13の特徴の アクティブマトリクス型液晶表示装置、並びに第6及び 第7の特徴のアクティブマトリクス型液晶表示装置の駆 動回路によれば、N×Mのアクティブマトリクス回路構 成において、走査方向の1表示ラインに対して2本ずつ 割り当て、各表示ラインにおいて、任意のデータライン に第1のTFTゲート及び第2のTFTゲートを直列に 接続すると共に、各TFTゲートをそれぞれ1表示ライ ンに対して割り当てられた2本の走査ラインに独立に接 続して、1個の表示画素を構成し、走査電極ドライバの ドライバ出力 (O1, E1, O2, E2, …, OL, E L) を、走査ラインの奇数番目に対しては、ドライバ出 力の奇数番目の出力(O1, O2, …, OL)を順に接 続し、走査ラインの偶数番目に対しては、ドライバ出力 の偶数番目の出力(E1, E2, …, EL)を1周期毎 に2つずらしながら (E1, E2, …, EL, E3, …、EL、E5, …)接続し、制御手段により、第i番 目の走査ライン及び第 i + 1 番目の走査ラインの双方が 同時に選択された第i番目の表示ライン上の画素電極に 表示データを印加するようデータ電極ドライバ2を制御 することとしたので、N本の表示ラインに対して2× (ルートN) 個のドライバ出力を備える走査電極ドライ バを構成すればよく、ドライバ出力数を大幅に低減で き、低コストなアクティブマトリクス型液晶表示装置及 びその駆動回路を提供することができる。

【0159】本発明の第12及び第13の特徴のアクティブマトリクス型液晶表示装置、並びに第6及び第8の特徴のアクティブマトリクス型液晶表示装置の駆動回路によれば、走査電極ドライバのドライバ出力を、第.i番目の走査ライン及び第i+1番目の走査ラインに、ドライバ出力から異なる2出力の組み合わせの内1つずつを接続し、制御手段により、第i番目の走査ライン及び第i+1番目の走査ラインの双方が同時に選択された第i番目の表示ライン上の画素電極に表示データを印加するようデータ電極ドライバを制御することとしたので、走査電極ドライバのドライバ出力数を大幅に低減でき、低コストなアクティブマトリクス型液晶表示装置及びその駆動回路を提供することができる。

【0160】また、本発明の第14、第15、第16、 第17、第18、第19、及び第20の特徴のアクティ ブマトリクス型液晶表示装置、並びに第9及び第10の 50

特徴のアクティブマトリクス型液晶表示装置の駆動回路 によれば、N×Mのアクティブマトリクス回路構成にお いて、走査方向の1表示ラインに対して走査ラインを2 本ずつ割り当て、任意のデータラインに接続される第1 のTFTゲート及び第2のTFTゲートを、1表示ライ ンに対して割り当てられた2本の走査ラインに独立に接 続し、またデータラインに接続される第3のTFTゲー トを、一方の走査ラインに独立に接続するか、或いは第 2のTFTゲートを第i番目の走査ラインに、第1のT FTゲートを第i+1番目の走査ラインにそれぞれ接続 して、2個の表示画素を構成し、制御手段により、所定 のタイミングで、第i番目の走査ライン及び第i+1番 目の走査ラインに選択電圧を印加し、次のタイミング で、第i番目の走査ラインに選択電圧を、第i+1番目 の走査ラインに非選択電圧をそれぞれ印加し、更に次の タイミングで、第i番目の走査ラインに非選択電圧を印 加するという一連の動作を、iの昇順に繰り返すよう走 査電極ドライバを制御することとしたので、表示ライン 上の2個の画素電極がTFTゲートを介して1本のデー タラインに接続されてデータラインを従来の半分とし、 データ電極ドライバのドライバ出力数を半分にすること ができ、低コストなアクティブマトリクス型液晶表示装 置及びその駆動回路を提供することができる。

【0161】本発明の第18の特徴のアクティブマトリクス型液晶表示装置によれば、第1のTFTトランジスタまたは第2のTFTトランジスタを、走査ライン上に構成することとしたので、TFTゲートを構成する面積を小さくすることができ、画素電極を大きくとることができる。

30 【0162】本発明の第19の特徴のアクティブマトリクス型液晶表示装置によれば、第3のTFTトランジスタと画素電極の間に、制御端子を第i番目の走査ラインに接続した第4のTFTゲートを構成することとしたので、全ての画素電極に対して2つのTFTゲートが接続されることになり、書き込みの特性を均一にすることができる。

【0163】また、本発明の第21の特徴のアクティブマトリクス型液晶表示装置によれば、2Nまたは2N+1×Mのアクティブマトリクス回路構成において、走査方向の第i番目の表示ラインに対して×番目及び×+1番目(xは3i/2以下の最大の整数)の2本の走査ラインを割り当て、任意のデータライン6-jに接続される第1のTFTゲート及び第2のTFTゲートを、それぞれ×番目及び×+1番目の走査ラインに独立に接続し、また、走査方向の第i+1番目の表示ラインに対して×+1番目及び×+2番目ので、2本の表示ライン上の4個の表示画素を構成することとしたので、2本の表示ライン上の4個

50

の画素電極がTFTゲートを介して1本のデータライン に接続されており、データラインを従来の半分とし、デ ータ電極ドライバのドライバ出力数を半分にすることが でき、低コストなアクティブマトリクス型液晶表示装置 を提供することができる。

【0164】本発明の第22の特徴のアクティブマトリ クス型液晶表示装置によれば、2Nまたは2N+1×M のアクティブマトリクス回路構成において、走査方向の 第i番目の表示ラインに対してx番目及びx+1番目 (xは3 i/2以下の最大の整数)の2本の走査ライン を割り当て、任意のデータライン6-jに接続される第 1のTFTゲート及び第2のTFTゲートを、それぞれ x 目及びx + 1 番目の走査ラインに独立に接続し、ま た、走査方向の第 i + 1 番目の表示ラインに対して x + 1番目及びx + 2番目の走査ラインを割り当て、任意の データラインに接続される第3のTFTゲート及び第4 のTFTゲートを、それぞれx+1番目及びx+2番目 の走査ラインに独立に接続して、4個の表示画素を構成 することとしたので、2本の表示ライン上の4個の画素 電極がTFTゲートを介して1本のデータラインに接続 されており、データラインを従来の半分とし、データ電 極ドライバのドライバ出力数を半分にすることができ、 低コストなアクティブマトリクス型液晶表示装置を提供 することができる。

【0165】本発明の第23の特徴のアクティブマトリ クス型液晶表示装置によれば、2Nまたは2N+1×M のアクティブマトリクス回路構成において、走査方向の 第i番目の表示ラインに対してx番目及びx+1番目の 2本の走査ラインを割り当て、任意のデータライン及び x番目(xは3i/2以下の最大の整数)の走査ライン に第1のTFTゲートを、奇数番目の画素電極と偶数番 目の画素電極間でx+1番目の走査ラインに第2のTF Tゲートを、それぞれ独立に接続し、また、走査方向の 第i+1番目の表示ラインに対してx+1番目及びx+ 2番目の走査ラインを割り当て、任意のデータライン及 びx+2番目の走査ラインに第3のTFTゲートを、奇 数番目の画素電極と偶数番目の画素電極間でx+1番目 の走査ラインに第4のTFTゲートを、それぞれ独立に 接続して、4個の表示画素を構成することとしたので、 2本の表示ライン上の4個の画素電極がTFTゲートを 介して1本のデータラインに接続されており、データラ インを従来の半分とし、データ電極ドライバのドライバ 出力数を半分にすることができ、低コストなアクティブ マトリクス型液晶表示装置を提供することができる。

【0166】本発明の第24の特徴のアクティブマトリクス型液晶表示装置によれば、2Nまたは2N+1×Mのアクティブマトリクス回路構成において、走査方向の第i番目の表示ラインに対してx番目及びx+1番目(xは3i/2以下の最大の整数)の2本の走査ラインを割り当て、任意のデータライン及びx番目の走査ライ 50

52

ンに第1のTFTゲートを、奇数番目の画素電極と偶数番目の画素電極間でx+1番目の走査ラインに第2のTFTゲートを、それぞれ独立に接続し、また、走査方向の第i+1番目の表示ラインに対してx+1番目及びx+2番目の走査ラインを割り当て、任意のデータライン及びx+1番目の走査ラインに第3のTFTゲートを、奇数番目の画素電極と偶数番目の画素電極間でx+2番目の走査ラインに第4のTFTゲートを、それぞれ独立に接続して、4個の表示画素を構成する事としたので、2本の表示ライン上の4個の画素電極がTFTゲートを介して1本のデータラインに接続されており、データラ

2本の表示ライン上の4個の画素電極がTFTゲートを 介して1本のデータラインに接続されており、データラ インを従来の半分とし、データ電極ドライバのドライバ 出力数を半分にすることができ、低コストなアクティブ マトリクス型液晶表示装置を提供することができる。

【0167】本発明の第25の特徴のアクティブマトリクス型液晶表示装置によれば、第1、第2、第3及びまたは第4のTFTゲートF1、F2、F3、及びまたはF4を、2個のTFTゲートを並列接続して構成することとしたので、TFTゲートの冗長構成になりながら、並列につながれたTFTゲートに欠陥が無い場合には、より大きな電流を液晶セルに供給できるので、高速な駆

【0168】また、本発明の第21、第22、第23、第24、第25、及び第26の特徴のアクティブマトリクス型液晶表示装置、並びに第11の特徴のアクティブマトリクス型液晶表示装置の駆動回路によれば、制御手段によって、第x番目の走査ライン及び第x+1番目の走査ラインの双方が同時に選択された第i番目の表示ライン上の画素電極に表示データを印加するようデータ電極ドライバを制御することとしたので、データ電極ドライバのドライバ出力数を低減させることができ、低コストなアクティブマトリクス型液晶表示装置及びその駆動装置を提供することができる。

【0169】更に、本発明のアクティブマトリクス型液 晶表示装置では、カラー表示を行なう場合には、画素電極として、横方向に赤画素電極、緑画素電極、及び青画素電極を順に配列して1カラー画素を構成することとしたので、カラー表示に対応できる。

【図面の簡単な説明】

動が可能となる。

0 【図1】本発明(請求項1、2、3、4、または5)の 原理説明図である。

【図2】本発明(請求項8、9、19、または11)の 原理説明図である。

【図3】本発明(請求項15または16)の原理説明図である。

【図4】本発明(請求項20または21)の原理説明図である。

【図5】本発明の原理説明図であり、図5 (1) は請求項22または23に、図5 (2) は請求項24に、図5 (3) は請求項25にそれぞれ対応する。

【図6】本発明(請求項20、21、22、23、2 4、または25)の作用説明図である。

【図7】図7(1)は本発明(請求項29)の原理説明 図、図7(2)は作用説明図である。

【図8】図8(1)は本発明(請求項30)の原理説明 図、図8(2)は作用説明図である。

【図9】図9(1)は本発明(請求項31)の原理説明 図、図9 (2) は作用説明図である。

【図10】図10(1)は本発明(請求項32)の原理 説明図、図10(2)は作用説明図である。

【図11】図11(1)は本発明(請求項33)の原理 説明図、図11(2)は作用説明図である。

【図12】本発明の第1実施例及び第2実施例に係るア クティブマトリクス型液晶表示装置及びその駆動回路の 構成図である。

【図13】第1実施例の動作を説明するタイミングチャ ートである。

【図14】第1実施例の動作を説明するタイミングチャ ートである。

【図15】第2実施例の動作を説明するタイミングチャ 20 ートである。

【図16】第2実施例の動作を説明するタイミングチャ ートである。

【図17】従来例と第1及び第2実施例のアクティブマ トリクス型液晶表示装置の回路数及びコストの比較図で ある。

【図18】本発明の第3実施例に係るアクティブマトリ クス型液晶表示装置及びその駆動回路の構成図である。

【図19】第3実施例の動作説明図である。

【図20】第3実施例の動作を説明するタイミングチャ 30 Da1~Da4、Db1~Db4…出力ドライバ ートである。

【図21】第3実施例の実装配線図である。

【図22】第3実施例の実装配線図である。

【図23】本発明の第4実施例に係るアクティブマトリ クス型液晶表示装置及びその駆動回路の構成図である。

【図24】第4実施例の動作を説明するタイミングチャ ートである。

【図25】本発明の第5実施例に係るアクティブマトリ クス型液晶表示装置及びその駆動回路の構成図である。

ートである。

【図27】本発明の第6実施例に係るアクティブマトリ クス型液晶表示装置及びその駆動回路の構成図である。 【図28】第6実施例の動作を説明するタイミングチャ ートである。

54

【図29】本発明の第7実施例に係るアクティブマトリ クス型液晶表示装置及びその駆動回路の構成図である。

【図30】従来のアクティブマトリクス型液晶表示装置 及びその駆動回路の構成図である。

【符号の説明】

1,101…液晶表示パネル

2, 102… (第1) データ電極ドライバ

3… (第2) データ電極ドライバ

4, 104… (第1) 走査電極ドライバ

5… (第2) 走査電極ドライバ

6, 6-1, ..., 6-j, ...6-M/2, 6-M/2+

1, …, 6-M…データライン

 $8, 8-1, \cdots, 8-i, 8-i+1, 8-i+2,$

···, 8-N, 8-N+1, ···, 8-2N··・走査ライン

10,11…走査ラインのグループ

15…データ処理回路

16…タイミング発生回路(制御手段)

1 (i, k), 1 (i, k+1), 1 (i+1, k),

1 (i+1, k+1)…画素電極

R…赤画素電極

G …緑画素電極

B…青画素電極

T, T1, T2, G1, G2, Q1, Q2, $P1 \sim P$

4, F1~F4…TFTゲート

Rdata, Gdata, Bdata…データ信号

DATA…入力データ

Hsync…水平同期信号

V s y n c ···垂直同期信号


Scon, Scon1, Scon2…走査ドライバ制御 信号

Dcon…データドライバ制御信号


CLK…クロック

S I 1, S I 2 …シフト入力


【図26】第5実施例の動作を説明するタイミングチャ 40 OE1, OE2…出力イネーブル信号



[図6] 本発明の作用説明図




[図2] 本発明の原理説明図




[図10] 【図4】 本形明の原理説明図 本発明の原理説明図 11, 8 (i+1,k+2) 1Ci,k+1) <u>_~3</u> 1(i, k+1) または |(i, h+1) 1(i+1,k) Ξ <u>a</u> 【図11】 本発明の原理説明図 1(i+1, K) または 1(i+1, h) 8 Ξ

[図5] 本発明の原理説明図




【図7】




[図24]

第5 実施例のタペングチャート


【図26】




[図8] 本発明の原理説明図



[図9] 本発明の原理説明図




【図12】



【図13】

第1実施例のタイミングチャート



【図17】


従来例と第1及び第2実施例の比較

Į					
/		デ-9傾] [3]	(二)	回路教 の合門	JAh
從来	回路数	3360本 (1120x3)	780.本	4140本	3360x3 10,860 + 780x1
- 5	传统比少	O.1 mm	0.3 mm		
第一家	回路教	1680 क (1120x3+2)	1560 本 (780x2)	3240 \$ 6,600	6,600 + 1560x2
定例 及け	梅紅几 个	0.2 mm	0.15 mm		
1	扱	(生)・1120×RGB×780の表示パネルドおけらは較 ・() 内はコストゼ	780 0表示パネ 尤	ルドおける比較	æ./


【図15】 【図14】 第2実施例のタイミングチャート 第1実施例のタイミングチャート 11560列用 5747(6河) 3717 (4717) 7807小周 ンパン (27/1ン) 1 水平走查期間 走査ドライバ 出力 8-1 (8-2) 27小目 【図27】 小河沿 第6実施例のアクラブマトリクス型液晶を示検置の構成図 第二走直電極ドライバ 1747月 表示パネル データ処期回路 デタ電極ドライバ <u>垂</u>直同期倍号 ... Vsync デタドライバ 出力 6-1~6-1680 DATA 8-1560 第一走直電極ドライバ 9 ダイミング 帝生回路

【図16】 【図21】 第2実施例のタイミングゲャート 第3実施例の実装配線図 15607/7月 780 45小目 2ライン目 1559747目 【図22】 第3実施例の実装配線図 73万47目 717/1月 8-1560 8-2 8-4 整動に

【図18】





【図19】




【図28】

第6実施例のタイミングチャート






【図25】




【図29】



BEST AVAILABLE COPY

【図30】



フロントページの続き

(72) 発明者 小田 政美

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 星屋 隆之

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72) 発明者 村上 浩

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 糸数 昌史

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内